1、电源网络基础：PCB电源网络的定义与重要性

各位工程师朋友，咱们今天聊聊PCB上最基础、也最容易出问题的一个话题——电源网络。说实话，我见过太多项目，信号完整性做得漂漂亮亮，结果一上电就翻车，十有八九是电源网络没处理好。

电源网络是什么？说白了，就是从电源芯片出发，经过PCB上的走线、过孔、平面，最终到达每个用电器件的那一套“供电系统”。它不像信号线那样只传数据，它传的是实实在在的电流和能量。

1.1 电源分配网络（PDN）的基本概念

PDN，全称Power Distribution Network。这个概念听起来高大上，其实它就是电源网络加上所有相关的去耦电容、电感、以及PCB的寄生参数组成的整体。

我习惯把PDN想象成一个“供水系统”：

• 电源模块 = 水泵（提供压力/电压）
• PCB走线/平面 = 水管（输送电流）
• 去耦电容 = 蓄水池（缓冲瞬时需求）
• 过孔 = 水管接头（连接不同层）
• 负载芯片 = 水龙头（消耗电流）

你想想看，如果水管太细、接头太多、蓄水池不够，水龙头一开大，水压就会掉。PDN也是这个道理——负载芯片瞬间需要大电流时，电压就会跌落。

1.2 电源网络的关键参数

做电源网络设计，有三个参数你必须盯死：阻抗、压降、电流容量。这三个参数互相影响，一个没算好，另外两个也会跟着出问题。

1.2.1 阻抗（Impedance）

PDN的阻抗，简单说就是电流流过电源网络时遇到的“阻力”。这个阻力包括直流电阻（DCR）和交流阻抗（主要是寄生电感引起的）。

为什么阻抗这么重要？因为根据欧姆定律：ΔV = Z × ΔI。负载芯片的电流变化（ΔI）乘以PDN的阻抗（Z），就等于电压波动（ΔV）。

目标阻抗怎么定？业界有个经验公式：

Z_target = (VDD × Ripple%) / I_transient

举例：
VDD = 1.2V，允许纹波 3%，瞬态电流 2A
Z_target = (1.2 × 0.03) / 2 = 0.018Ω = 18mΩ

也就是说，从电源到负载，整个PDN的阻抗必须控制在18mΩ以下。这个值很小，所以需要多层平面、大量去耦电容来共同实现。

1.2.2 压降（IR Drop）

压降就是电流流过导线时，因为导线有电阻，导致电压从电源端到负载端逐渐降低的现象。说白了，就是“电压在路上被消耗了一部分”。

计算公式很简单：V_drop = I × R。但实际设计中，R不只是走线的直流电阻，还包括过孔、连接器、焊盘等所有串联路径的电阻。

因素	典型贡献	优化方法
走线电阻	30-50%	加宽走线、使用铜厚更大的铜箔
过孔电阻	10-20%	增加过孔数量、使用更大孔径
平面电阻	20-30%	使用完整电源平面、避免分割
连接器/焊盘	5-10%	选择低阻连接器、增加焊盘面积

1.2.3 电流容量（Current Capacity）

电流容量，就是PCB走线或平面能安全承载的最大电流。超过这个值，导线会发热，严重时铜箔会熔断。

IPC-2152标准给出了走线载流能力的参考公式。但实际设计中，我更喜欢用经验值：

外层走线（1oz铜厚）：1mm宽度 ≈ 1.5A 电流（温升10°C）
内层走线（1oz铜厚）：1mm宽度 ≈ 1.0A 电流（温升10°C）
电源平面（1oz铜厚）：每平方厘米 ≈ 5-8A（取决于散热条件）

1.3 三个参数的相互关系

这三个参数不是孤立的。我画个简单的逻辑关系：

• 走线越宽 → 电阻越小 → 压降越小 → 电流容量越大
• 走线越宽 → 寄生电感越小 → 高频阻抗越低 → 纹波越小
• 但走线越宽 → 占用空间越大 → 布线难度增加

所以设计时需要在三者之间找平衡。我的做法是：先满足电流容量（保证不烧板），再控制压降（保证电压达标），最后优化阻抗（保证信号质量）。