传输线理论：信号完整性的基石
各位工程师朋友，咱们今天聊传输线。说实话，这是整个信号完整性里最核心的一块。你想想看，高速信号在PCB上跑，本质上就是在传输线上跑。不理解传输线，后面什么反射、串扰、时序，全都白搭。
我记得刚入行那会儿，画了一块简单的板子，时钟线也就几厘米长。结果板子回来，信号就是不对。示波器一看，波形乱七八糟。老工程师过来看了一眼，说：“你这走线，已经是一条传输线了。” 从那以后，我才真正开始重视这个理论。
什么是传输线？
说白了，传输线就是由两条导体组成的结构。一条是信号路径，一条是返回路径。在PCB上，微带线、带状线，都是典型的传输线。
但这里有个关键点：当信号的上升时间足够短，走线长度大于信号上升沿在介质中传播距离的1/6时，这根走线就不能再当作普通导线看了。 它变成了一个分布参数系统。
判断标准：
- 走线长度 > 上升时间 × 传播速度 × (1/6) → 必须按传输线处理
- 走线长度 < 这个值 → 可以当作集总参数元件
举个例子：FR4板材上，信号传播速度大约 6 inch/ns。如果你的信号上升沿是 1ns，那么走线超过 1 inch 就要当传输线了。很多新手在这里栽跟头。
特性阻抗：传输线的灵魂
特性阻抗，符号 Z₀。这是传输线最重要的参数。它不是直流电阻，而是交流阻抗。它描述了信号在传输线上传播时，电压与电流的比值。
公式很简单：
Z₀ = √(L/C)其中 L 是单位长度电感，C 是单位长度电容。对于PCB上的微带线，Z₀ 通常设计在 50Ω 或 100Ω（差分）。
我在项目中遇到过一件事：一块高速背板，所有走线都按 50Ω 设计，但测试发现阻抗只有 42Ω。查了半天，原来是板材的介电常数和设计值有偏差。从那以后，我每次做高速板，都会要求板厂提供阻抗测试报告。
| 传输线类型 | 结构 | 典型阻抗 | 应用场景 |
|---|---|---|---|
| 微带线 | 表层走线，参考层在下方 | 50Ω ± 10% | 单端信号，时钟线 |
| 带状线 | 内层走线，上下都有参考层 | 50Ω ± 10% | 内层高速信号 |
| 差分微带线 | 表层一对走线 | 100Ω ± 10% | USB、HDMI、PCIe |
| 差分带状线 | 内层一对走线 | 100Ω ± 10% | 高速差分对 |
个人习惯： 我一般会在PCB设计阶段，用阻抗计算工具（比如Polar SI9000）先算一遍。然后跟板厂确认他们的工艺参数。别偷懒，这一步省不了。
反射：信号完整性的头号敌人
信号在传输线上跑，遇到阻抗不连续的地方，就会发生反射。反射回来的信号叠加在原信号上，就会造成过冲、下冲、振铃。
反射系数 Γ 的计算：
Γ = (Z_load - Z₀) / (Z_load + Z₀)其中 Z_load 是负载阻抗，Z₀ 是传输线特性阻抗。
- 匹配状态： Z_load = Z₀ → Γ = 0，无反射
- 开路： Z_load = ∞ → Γ = 1，全反射，电压加倍
- 短路： Z_load = 0 → Γ = -1，全反射，电压反相
我曾经调试过一个DDR3的板子，数据线眼图总是闭合的。用TDR一测，发现走线在BGA焊盘处有个阻抗凹陷，从50Ω掉到了35Ω。反射回来的信号把眼图搞得一塌糊涂。后来在焊盘下方挖空参考层，把阻抗补回来，问题才解决。
避坑指南： 我曾经以为只要终端匹配做好就万事大吉。后来发现，走线中的过孔、拐角、分支，都会造成阻抗不连续。每一个不连续点，都是一个反射源。高速设计中，每一个过孔都要认真对待。
匹配策略：让信号安安静静地走
匹配的目的，就是让信号能量全部被负载吸收，没有反射。常见的匹配方式有几种：
- 源端串联匹配： 在驱动端串一个电阻，阻值等于 Z₀ - R_driver。适合点对点拓扑。
- 终端并联匹配： 在接收端对地接一个电阻，阻值等于 Z₀。适合长线驱动。
- 戴维南匹配： 用两个电阻分压，等效阻抗等于 Z₀。适合总线结构。
- AC匹配： 串联电容再加电阻，只匹配交流信号。适合需要隔直的场合。
| 匹配方式 | 优点 | 缺点 | 典型应用 |
|---|---|---|---|
| 源端串联 | 功耗低，简单 | 只能点对点 | 时钟线、单端信号 |
| 终端并联 | 效果好 | 功耗大 | 长线驱动 |
| 戴维南 | 适合多负载 | 功耗大，占面积 | DDR地址线 |
| AC匹配 | 隔直，低功耗 | 低频信号受影响 | 高速串行链路 |
时域反射计(TDR)原理：用眼睛看阻抗
TDR，全称 Time Domain Reflectometer。它就像一个雷达，往传输线里发射一个快速上升沿的脉冲，然后看反射回来的信号。通过反射波的时间、幅度和极性，就能知道阻抗不连续点的位置和性质。
工作原理：
- TDR 发出一个阶跃信号（上升时间通常 < 50ps）
- 信号沿传输线传播
- 遇到阻抗变化，部分信号反射回来
- TDR 采样反射波，计算阻抗
公式：
Z_DUT = Z₀ × (1 + ρ) / (1 - ρ)其中 ρ 是反射系数，Z₀ 是TDR的参考阻抗（通常50Ω）。
我习惯用TDR做三件事：
- 验证PCB阻抗： 看实际阻抗是否在设计范围内
- 定位故障： 找开路、短路、阻抗突变点
- 评估连接器： 看连接器引入的阻抗不连续有多大
实用技巧： TDR的上升时间决定了它的分辨率。上升时间越快，能分辨的阻抗不连续点就越近。50ps的TDR，理论上能分辨大约 5mm 内的阻抗变化。但要注意，TDR的上升时间不能比信号的上升时间快太多，否则测出来的结果可能过于敏感。
嗯，传输线理论就讲到这里。内容不少，但都是硬功夫。你想想看，从基本概念到特性阻抗，再到反射匹配和TDR，这是一条完整的知识链。每个环节都吃透了，高速设计才能心里有底。