3、DC-DC的布局艺术：热环路最小化、SW节点处理、反馈路径的屏蔽
DC-DC 布局这事儿，说难不难，说简单也不简单。很多工程师觉得原理图能跑就行，布局嘛，随便摆摆。嗯，我年轻时也这么想，直到有一次项目调试，板子一上电就冒烟，SW 节点上的尖峰直接把芯片打穿了。从那以后，我再也不敢小看布局了。
说白了，DC-DC 布局的核心就三件事：热环路要小、SW 节点要干净、反馈路径要屏蔽。这三件事做好了，你的电源设计就成功了一大半。
核心原则：DC-DC 布局不是艺术创作，是物理约束。电流路径、寄生参数、电磁场耦合，这些才是真正的设计师。
3.1 热环路最小化——电流的「高速公路」
什么是热环路？就是高频电流流过的回路。DC-DC 开关管在导通和关断的瞬间，电流变化率极大，这个回路如果太大，就会产生强烈的电磁辐射，还会引入额外的寄生电感，导致电压尖峰。
我个人习惯，先把热环路画出来。你想想看，一个 Buck 转换器，当上管导通时，电流从输入电容正极 → 上管 → 电感 → 输出电容 → 地 → 回到输入电容负极。这个回路，就是热环路。
| 拓扑 | 热环路路径 | 关键元件 |
|---|---|---|
| Buck | 输入电容 → 上管 → 电感 → 输出电容 → 地 | 输入电容、上管、下管 |
| Boost | 输入电容 → 电感 → 上管 → 输出电容 → 地 | 电感、上管、输出电容 |
| Buck-Boost | 输入电容 → 上管 → 电感 → 下管 → 输出电容 → 地 | 四个开关管、电感 |
我在项目中遇到过，有人把输入电容放得离芯片很远，结果热环路绕了一大圈。板子倒是能工作，但 EMI 测试死活过不了。后来我把输入电容紧贴芯片的 VIN 和 GND 引脚，环路面积缩小了 70%，EMI 直接降了 10dB。
实战技巧：输入电容的 GND 端要直接打过孔到地平面，不要绕路。高频电流走的是最小阻抗路径，不是最短距离路径。
3.1.1 热环路最小化的具体做法
- 元件紧贴芯片：输入电容、输出电容、电感都要尽可能靠近芯片引脚。
- 使用多层板：把热环路放在内层，用上下两层地平面夹住它，形成「三明治」结构。
- 加宽走线：热环路上的走线要宽，减少寄生电阻和电感。
- 避免过孔：热环路上尽量少用过孔，每个过孔都会引入额外的寄生电感。
我记得有一次，一个同事问我：「为什么我的 DC-DC 效率总是比 datasheet 低 5%？」我一看布局，热环路上用了 4 个过孔，每个过孔大约 0.5nH 的寄生电感，加起来就是 2nH。在 2MHz 的开关频率下，这 2nH 带来的损耗可不小。去掉两个过孔后，效率就上来了。
3.2 SW 节点处理——电磁辐射的「重灾区」
SW 节点，就是开关管和电感之间的那个点。这个节点的电压在 VIN 和 GND 之间来回跳变，上升沿和下降沿通常只有几纳秒。你想想看，一个 12V 的电压，在 2ns 内跳变，dU/dt 高达 6V/ns，这会产生多大的电磁辐射？
处理 SW 节点，我的原则是：面积要小，但也不能太小。
- 面积小：减少天线效应，降低辐射。
- 不能太小：SW 节点要承载较大的电流，太细的走线会导致发热和压降。
折中的做法是：SW 节点的铜皮面积刚好能覆盖芯片的 SW 引脚和电感的焊接点，不要额外延伸。我在项目中见过有人把 SW 节点铺了一大片铜，结果 EMI 超标。后来我把铜皮缩小到刚好够用，辐射就降下来了。
注意：SW 节点下方不要走敏感信号线，尤其是反馈路径和模拟信号。SW 节点的电场耦合能力很强，会把噪声耦合到邻近的走线上。
3.2.1 SW 节点的布局要点
- 远离敏感区域：SW 节点要远离反馈电阻、误差放大器输入、时钟电路等。
- 使用地平面屏蔽：在 SW 节点的上下层铺地铜，形成屏蔽。
- 加 RC 缓冲：在 SW 节点对地加一个 RC 缓冲电路，可以抑制振铃。R 通常取 1~10Ω，C 取 100pF~1nF。
- 控制开关速度：如果 EMI 问题严重，可以在芯片的 BOOT 引脚串一个小电阻，减缓上管的开通速度。
我曾经在一个 48V 转 12V 的电源设计中，SW 节点的振铃幅度高达 20V，差点把芯片击穿。后来加了一个 2.2Ω + 470pF 的 RC 缓冲，振铃降到了 5V 以内。嗯，这个经验让我深刻理解了「缓冲不是摆设」。
3.3 反馈路径的屏蔽——噪声的「最后防线」
反馈路径是 DC-DC 控制环路的核心。如果反馈路径被噪声污染，输出电压就会不稳定，甚至出现振荡。我见过有人把反馈走线绕了半个板子，结果输出纹波大得离谱。
反馈路径的布局原则很简单：短、直、远离噪声源。
- 短：反馈走线越短越好，减少天线效应和寄生电感。
- 直：不要绕弯，不要走 45 度角，直接走直线。
- 远离噪声源：远离 SW 节点、电感、输入电容等高频区域。
我个人习惯，把反馈电阻放在芯片的 FB 引脚旁边，然后用一条短而直的走线连接到输出电容的正极。如果必须走长线，我会在反馈走线的两侧加地线，形成「共面波导」结构，屏蔽噪声。
避坑指南：我曾经把反馈走线放在电感下方，结果输出纹波从 10mV 飙升到 50mV。后来把反馈走线移到板子的另一层，用完整的地平面隔开，纹波才恢复正常。记住，电感下方的磁场最强，任何走线都不要放在那里。
3.3.1 反馈路径的屏蔽技巧
- 用地线包围：在反馈走线的两侧和上下层铺地铜，形成屏蔽。
- 使用 Kelvin 连接：反馈走线要直接连接到输出电容的正极，不要经过其他走线或过孔。
- 避免与 SW 节点平行：反馈走线不要与 SW 节点平行走线，平行走线会引入容性耦合。
- 加小电容滤波：在 FB 引脚对地加一个 10~100pF 的小电容，可以滤除高频噪声。但要注意，这个电容会影响环路稳定性，需要仔细计算。
我记得有一次，一个客户的产品在量产时出现输出电压漂移，排查了三天找不到原因。后来我一看布局，反馈走线从 SW 节点旁边绕了一大圈，还和 SW 节点平行走了 2cm。我建议他把反馈走线改到另一层，用地平面隔开，问题就解决了。嗯，有时候问题就是这么简单，只是你没注意到。
3.4 综合布局示例
说了这么多，我们来画一张图，把这三个要点串起来。
这张图把三个要点串起来了。你看，热环路、SW 节点、反馈路径，这三者不是孤立的，它们相互影响。热环路小了，SW 节点的振铃就小；SW 节点处理好了，反馈路径的噪声就少；反馈路径屏蔽好了，输出电压就稳定。
嗯，布局这事儿，说到底就是「细节决定成败」。你把这些细节做好了，板子一次点亮，调试顺利，量产无忧。做不好嘛... 你可能就要在实验室里加班了。
最后说一句：布局不是一次就能做好的。我每次画完布局，都会自己检查一遍：热环路画出来看看大不大，SW 节点看看有没有靠近敏感信号，反馈路径看看有没有被噪声污染。养成这个习惯，你的电源设计水平会上一个台阶。