电容的非理想性：ESR、ESL、自谐振频率
很多工程师选电容时只看容值，觉得“100nF就是用来滤100MHz的”。
嗯，我以前也这么干过。直到有一次调试一块高速ADC的电源纹波，明明在仿真里算得好好的，板子回来一测，纹波反而比没加电容还大。
问题出在哪？
电容不是理想的。在高频下，它更像一个RLC串联网络。
电容的等效模型
一个实际电容，可以等效成三个元件的串联：
- ESR（等效串联电阻）—— 来自引脚、电极、介质的损耗
- ESL（等效串联电感）—— 来自引脚、内部电极的寄生电感
- C（理想电容）—— 你选的那个容值
所以它的实际阻抗是：
Z = ESR + j(ωL - 1/ωC)你看，低频时容抗占主导，电容像个电容。
高频时感抗占主导，电容反而像个电感。
关键结论：电容只在某个频率范围内是“电容”。超出自谐振频率，它就是个电感，不但不滤波，还会引入谐振峰。
自谐振频率（SRF）
当感抗和容抗相等时，串联谐振发生：
SRF = 1 / (2π √(L × C))在SRF点，阻抗最低，等于ESR。
低于SRF，电容性；高于SRF，电感性。
我个人的习惯是：让电容的SRF略高于目标去耦频率。这样电容工作在容性区，效果最好。
不同容值的频率响应曲线
下面这张图是我在项目中经常用来跟新人解释的：
从曲线上你能看到三个规律：
- 容值越大，低频阻抗越低 —— 但SRF也越低
- 容值越小，SRF越高 —— 适合高频去耦
- 在SRF处阻抗最低 —— 等于ESR
ESR的影响
ESR决定了SRF处的最低阻抗，也决定了电容的Q值。
ESR太低 → 谐振峰尖锐 → 可能在某些频率点引起振荡
ESR太高 → 滤波效果差 → 纹波压不住
我的经验：电源去耦一般选中等ESR的电容（如X7R、X5R）。ESR太低的高Q电容（如NP0/C0G）更适合谐振电路，用在电源上反而容易出问题。
ESL的影响
ESL是高频去耦的“隐形杀手”。
一个0805封装的电容，ESL大约1~2nH。
0402封装可以做到0.5nH以下。
ESL每降低一半，SRF提高√2倍。
所以高频去耦，我建议优先选小封装。
| 封装 | 典型ESL | 100nF的SRF | 适用频率 |
|---|---|---|---|
| 0805 | 1.5nH | ~13MHz | < 50MHz |
| 0603 | 0.8nH | ~18MHz | < 100MHz |
| 0402 | 0.4nH | ~25MHz | < 200MHz |
| 0201 | 0.2nH | ~35MHz | < 500MHz |
避坑指南：我曾经在一个2GHz的DDR4设计里用了0805的100nF做去耦，结果眼图根本打不开。换成0402后，问题解决了。封装带来的ESL差异，在高频下是决定性的。
实际选型建议
综合以上分析，我总结了一个选型思路：
- 低频去耦（< 1MHz）：10~100μF，钽电容或铝电解，ESR稍高没关系
- 中频去耦（1~50MHz）：100nF~1μF，X7R陶瓷，0603或0805
- 高频去耦（50~500MHz）：10~100nF，X7R或NP0，0402或0201
- 超高频去耦（> 500MHz）：1~10nF，NP0，0201或更小
你想想看，一个电容在不同频率下表现完全不同。
选电容不能只看容值，还要看SRF、ESR、ESL。
说白了，电容是频率的函数。