3、过孔电气参数：寄生电感、寄生电容、DCR 与交流阻抗
过孔这东西，看着就是个铜柱子打个孔。但在高速电路里，它可不是一根理想的导线。我刚开始做 PDN 设计时，总觉得过孔就是“通”就行，结果板子调不通，回头一查，全是过孔惹的祸。
过孔有四个核心电气参数：寄生电感、寄生电容、直流电阻（DCR） 和 交流阻抗。你想想看，电流从一层跑到另一层，要经过过孔这个“隧道”。隧道好不好走，就看这四个参数。
核心观点：过孔不是理想导体。在 PDN 设计中，过孔的寄生效应往往成为电源完整性的瓶颈。尤其是高频时，寄生电感的影响远大于 DCR。
3.1 过孔寄生电感
过孔寄生电感，说白了就是过孔这个结构本身自带的电感量。电流流过过孔时，会在周围产生磁场，这个磁场反过来阻碍电流变化——这就是电感。
寄生电感的计算公式（近似）：
L_via ≈ 2 × h × [ln(4h / d) + 1] (单位: nH)
其中：
h = 过孔长度（板厚 + 焊盘厚度），单位 mm
d = 过孔直径，单位 mm举个例子：板厚 1.6mm，过孔直径 0.3mm，算下来寄生电感大约 1.2nH。嗯，这个值看着不大，但你要知道，在 1GHz 时，1nH 的感抗是 6.28Ω。对于 PDN 来说，这个阻抗已经很高了。
我的经验：我在一个 10Gbps 的 SerDes 项目中，发现电源噪声超标。查了半天，发现是过孔寄生电感太大。后来把过孔从 0.2mm 加大到 0.4mm，同时并联了 4 个过孔，电感降了 60%，问题解决。
降低寄生电感的方法：
- 缩短过孔长度——板子越薄越好，或者用盲埋孔
- 加大过孔直径——直径越大，电感越小（但受制于工艺）
- 并联多个过孔——这是最常用的方法，N 个过孔并联，电感降为 1/N
- 减小过孔间距——间距越小，互感越强，但总电感还是下降
3.2 过孔寄生电容
过孔和周围的铜皮、地层之间会形成电容。这个电容虽然小，但在高频时会产生串扰和阻抗变化。
寄生电容的近似公式：
C_via ≈ 1.41 × ε_r × D1 × D2 / (D2 - D1)
其中：
ε_r = 板材介电常数
D1 = 过孔焊盘直径
D2 = 反焊盘（anti-pad）直径你可能会问：这个电容有多大？一般一个 0.3mm 过孔，寄生电容在 0.3~0.8pF 之间。看着不大，但在 GHz 频段，这个电容会形成低阻抗路径，把噪声耦合到其他层。
注意：过孔寄生电容对信号完整性的影响更大，但对 PDN 来说，主要关注的是它引起的谐振频率偏移。我曾经遇到一个案例，过孔电容太大，导致 PDN 谐振频率下移了 200MHz，正好落在芯片工作频段内，噪声被放大。
控制寄生电容的方法：
- 加大反焊盘——反焊盘越大，电容越小
- 减小焊盘直径——焊盘越小，电容越小
- 使用低介电常数板材——比如 Rogers 材料比 FR4 好
- 避免过孔穿过完整地平面——如果必须穿过，要加回流地过孔
3.3 过孔直流电阻（DCR）
DCR 就是过孔本身的直流电阻。铜的电阻率是 1.724×10⁻⁸ Ω·m，过孔相当于一段铜柱，电阻很好算。
计算公式：
R_dc = ρ × L / A
其中：
ρ = 铜的电阻率 (1.724×10⁻⁸ Ω·m)
L = 过孔长度 (m)
A = 过孔横截面积 (m²)一个典型过孔（0.3mm 直径，1.6mm 板厚，镀铜厚度 25μm）的 DCR 大约在 1~3mΩ。这个值很小，在低频时几乎可以忽略。
| 过孔直径 (mm) | 板厚 (mm) | 镀铜厚度 (μm) | DCR (mΩ) |
|---|---|---|---|
| 0.2 | 1.6 | 25 | 3.2 |
| 0.3 | 1.6 | 25 | 1.8 |
| 0.4 | 1.6 | 25 | 1.1 |
| 0.5 | 1.6 | 25 | 0.8 |
你看，DCR 和过孔直径成反比。但要注意，DCR 只影响直流压降和发热，对高频 PDN 性能影响不大。真正头疼的是交流阻抗。
3.4 过孔交流阻抗
交流阻抗是 DCR、寄生电感和寄生电容的综合体现。在低频时，DCR 占主导；在高频时，寄生电感占主导。
过孔交流阻抗的表达式：
Z_via(f) = R_dc + j × (2πf × L_via - 1 / (2πf × C_via))你会发现，在某个频率点，感抗和容抗会相互抵消，这个频率就是过孔的自谐振频率（SRF）。在 SRF 处，过孔阻抗最低，只有 DCR。
关键点：过孔在 SRF 以下呈容性，在 SRF 以上呈感性。对于 PDN 设计，我们通常希望过孔工作在 SRF 以下，因为感性阻抗会破坏 PDN 的低阻抗特性。
典型过孔的 SRF 在 2~5GHz 之间。如果你的芯片工作频率超过这个值，过孔就会变成电感，PDN 阻抗会急剧上升。
降低交流阻抗的方法：
- 并联过孔——N 个过孔并联，交流阻抗降为 1/N
- 优化过孔布局——让过孔靠近芯片焊盘，减少走线电感
- 使用更大直径过孔——降低电感和 DCR
- 增加回流过孔——信号过孔旁边加地过孔，形成回流环路，降低环路电感
避坑指南：我曾经在一个 28Gbps 的项目中，只用了单个 0.2mm 过孔给核心供电。结果仿真发现，在 14GHz 时过孔阻抗高达 15Ω，完全不可接受。后来改成 4 个 0.4mm 过孔并联，阻抗降到 0.8Ω。记住：高频 PDN 设计，过孔数量比过孔直径更重要。
3.5 四个参数的关系与权衡
这四个参数不是独立的。你加大过孔直径，DCR 和电感会下降，但寄生电容会上升。你增加过孔数量，总电感下降，但占用的布线空间变大。
下面这张图展示了过孔电气参数之间的权衡关系：
从图中可以看出，四个参数相互关联。设计时不能只盯着一个参数，要综合考虑。
3.6 实际设计中的参数选择建议
说了这么多理论，来点实际的。我在多个项目中总结了一套过孔参数选择的经验法则：
- 先确定过孔数量——根据电流需求，每个过孔按 1~2A 估算（25μm 镀铜），留 20% 余量
- 再选过孔直径——优先选 0.3mm 或 0.4mm，这是工艺最成熟的尺寸
- 然后优化布局——过孔尽量靠近芯片焊盘，间距控制在 1~2mm
- 最后仿真验证——用 SIwave 或 HyperLynx 跑一下 PDN 阻抗曲线，确保在目标频段内低于目标阻抗
重要提醒：不要只看 DC 仿真结果。很多工程师只算 DCR，觉得几个毫欧没问题。但实际工作时，芯片抽取的是脉冲电流，高频分量很大。过孔的交流阻抗才是真正的瓶颈。
嗯，关于过孔的四个电气参数，今天就聊到这里。记住一句话：低频看 DCR，高频看电感，谐振看电容，整体看阻抗。下次设计 PDN 时，多花点心思在过孔上，它会回报你的。