所属分类：AI大模型与智能应用 当前为单品课程，可返回上一级继续浏览同方向资料。

← 返回上一级

← 返回所属目录咨询 / 购买

NPU Andes NPU IP核设计从入门到精通

共计 30 章节

点击此处阅读海量试读课程：100+行业、1000+细分领域

NPU与Andes IP核的定位 · 学习路径 · 工具链概览

课程导入NPU

AI加速器基础

神经网络计算范式 · 卷积/矩阵运算 · 数据流与并行性

AI加速器基础

Andes NPU架构总览

核心模块划分 · 指令集架构 · 存储层次与互联

RISC-V扩展与NPU指令集

自定义指令编码 · 向量扩展 · 矩阵扩展

NPU微架构设计

流水线结构 · 执行单元 · 调度器与旁路网络

NPU微架构设计

片上存储系统

SRAM/寄存器堆 · DMA引擎 · 缓存一致性设计

片上存储系统SRAM

数据通路设计

输入/输出特征图搬运 · 权重预取 · 数据重排

数据通路设计输入

计算阵列设计

脉动阵列 · SIMD单元 · 乘累加器树与量化支持

计算阵列设计脉动阵列

激活函数与池化硬件实现

ReLU · Sigmoid · Softmax

激活函数池化硬件实现

量化与精度控制

定点数格式 · 量化参数 · 溢出处理与误差分析

量化精度控制

NPU指令调度与流水线控制

发射逻辑 · 冒险处理 · 多线程支持

NPU指令调度

DMA与内存管理单元

地址映射 · 突发传输 · 多通道调度

DMA内存管理单元

中断与同步机制

完成通知 · 错误处理 · 多核同步

同步机制完成通知

低功耗设计

时钟门控 · 电源域 · 动态电压频率调整

低功耗设计时钟门控

可测试性设计

扫描链 · 内建自测试 · 调试接口

可测试性设计扫描链

验证方法学

UVM测试平台 · 定向测试 · 随机约束

验证方法学UVM

性能建模与评估

周期精确模拟 · 吞吐量计算 · 瓶颈分析

性能建模评估

综合与物理设计

RTL综合 · 时序收敛 · 布局布线注意事项

综合物理设计

FPGA原型验证

原型平台搭建 · 调试技巧 · 软硬件协同

FPGA原型验证

Andes NPU软件栈

编译器 · 运行时库 · 驱动与算子库

算子映射与优化

卷积 · 全连接 · 注意力机制的硬件映射

算子映射优化

多核NPU系统设计

一致性 · 负载均衡 · 通信机制

NPU与CPU集成

总线接口 · 中断共享 · 内存一致性协议

基于Andes NPU的YOLO目标…

案例实战Andes

Transformer模型在NPU上…

案例实战Transformer

常见问题与调试

功能错误 · 性能不达标 · 功耗异常

常见问题调试

稀疏计算 · 剪枝压缩 · 动态形状支持

先进技术稀疏计算

安全与可靠性

错误检测 · 容错设计 · 安全隔离

安全可靠性

从规格到流片的NPU IP设计流程

项目实战NPU

行业趋势 · 架构演进 · 职业发展建议

综合提升行业趋势