所属分类：AI大模型与智能应用 当前为单品课程，可返回上一级继续浏览同方向资料。

← 返回上一级

← 返回所属目录咨询 / 购买

全额支付AI芯片架构设计原理：TPUNPUDPU深度解析

共计 30 章节

点击此处阅读海量试读课程：100+行业、1000+细分领域

学习目标 · 课程结构 · AI芯片在支付场景中的核心价值与挑战

课程导入学习目标

从CPU到GPU再到专用AI芯片的演… · 以及TPU · NPU

全额支付场景分析

支付链路中的AI需求（风控 · 反欺诈 · 图像识别

全额支付场景分析AI

TPU架构原理

脉动阵列（Systolic Arra… · 矩阵乘法加速 · 指令集与编译器协同

TPU架构原理

TPU性能优化

量化技术（INT8/INT4） · 稀疏性利用 · 数据流优化与内存层次设计

TPU性能优化

TPU实战案例

在支付风控模型推理中的部署与调优 · 包括TensorFlow/PyTor…

TPU实战案例

NPU架构原理

神经网络处理器的核心单元（MAC阵列 · 激活函数 · 池化）

NPU架构原理

NPU指令集与编程模型

NPU汇编 · 高级语言映射 · 编译器优化与算子库

NPU低功耗设计

电压频率调节 · 动态电源管理 · 近似计算在支付场景中的权衡

NPU低功耗设计

NPU实战案例

基于NPU的实时人脸支付识别系统 · 从模型压缩到端侧部署

NPU实战案例

DPU架构原理

数据处理器（Data Process… · 网络 · 存储

DPU架构原理

DPU在支付基础设施中的作用

加速分布式存储 · 网络传输 · 加密解密与安全隔离

DPU支付基础设施

DPU编程与虚拟化

DPU的软件栈 · DPDK/SPDK集成 · 虚拟化支持与容器化部署

DPU实战案例

在支付网关中利用DPU实现零拷贝数据…

DPU实战案例

TPU、NPU、DPU对比与选型

性能指标（TOPS · 功耗 · 延迟）

AI芯片的片上互联与内存架构

NoC · HBM · SRAM

AI芯片的片上互联

AI芯片的编译与工具链

TVM · MLIR · XLA等编译器框架

AI芯片的编译

AI芯片的量化与压缩技术

训练后量化 · 量化感知训练 · 剪枝

AI芯片的量化

AI芯片的可靠性设计

错误检测与纠正（ECC） · 冗余设计 · 故障恢复在支付系统的高可用要求

AI芯片的可靠性设计

AI芯片的安全设计

侧信道攻击防护 · 安全启动 · 可信执行环境（TEE）在支付场景中的…

AI芯片的安全设计

AI芯片的功耗与散热管理

热设计功耗（TDP） · 动态热管理 · 液冷与风冷方案

AI芯片的功耗

AI芯片的测试与验证

功能验证 · 性能基准测试（MLPerf） · 压力测试与合规认证

AI芯片的测试

AI芯片的软硬件协同设计

算法与架构联合优化 · 硬件加速器定制 · 领域专用架构（DSA）

AI芯片的软硬件协同…

AI芯片在支付风控中的端到端案例

从数据采集 · 模型训练到芯片推理的完整流程

AI芯片在支付反欺诈中的实时推理优化

低延迟 · 高吞吐 · 多模型并行与动态批处理

AI芯片在支付生物识别中的部署

指纹 · 人脸 · 声纹识别

AI芯片在支付自然语言处理中的应用

智能客服 · 语音助手 · 文本分析

AI芯片的云边端协同

云端训练 · 边缘推理 · 端侧轻量化

AI芯片的云边端协同

AI芯片的行业趋势与未来展望

存算一体 · 光计算 · 类脑芯片

AI芯片的行业趋势

综合实战项目

设计一个面向全额支付场景的AI芯片选… · 包括需求分析 · 架构设计

综合实战项目AI