所属分类：软件编程与计算机基础 当前为单品课程，可返回上一级继续浏览同方向资料。
← 返回上一级
← 返回所属目录 咨询 / 购买

SRAM与Cache协同设计实战

共计 30 章节
点击此处阅读海量试读课程：100+行业、1000+细分领域
01
课程导入
学习目标 · 核心概念 · 整体框架
课程导入学习目标
02
SRAM基础
存储单元结构 · 读写时序 · 功耗特性
SRAM存储单元结构
03
Cache基础
工作原理 · 命中/缺失 · 映射方式
Cache工作原理
04
Cache替换策略
LRU · FIFO · 随机替换的实现与比较
Cache替换策略
05
Cache写策略
写直达 · 写回 · 写分配与非写分配
Cache写策略
06
SRAM与Cache的接口设计
地址译码 · 数据总线 · 控制信号
SRAMCache
07
Cache容量与块大小的权衡
对命中率和功耗的影响
Cache容量
08
多级Cache架构
L1/L2/L3层次设计要点
Cache多级
09
SRAM时序参数
访问时间 · 周期时间 · 建立保持时间
SRAM时序参数
10
Cache访问流水线
标签比较 · 数据读取 · 命中判断
Cache访问流水线
11
低功耗SRAM设计
电压调节 · 分块 · 门控时钟
SRAM低功耗
12
低功耗Cache技术
路预测 · 标签削减 · 子块化
Cache低功耗
13
SRAM测试与修复
内建自测试 · 冗余行/列
SRAM测试
14
Cache一致性基础
多核环境下的问题与协议
Cache一致性基础
15
SRAM与Cache协同仿真
使用Verilog搭建测试平台
SRAMCache
16
性能评估方法
命中率 · 平均访问时间 · 功耗模型
性能评估方法命中率
17
案例实战
设计一个4路组相联Cache并集成S…
案例实战Cache
18
案例实战
优化SRAM时序以提升Cache频率
案例实战SRAM
19
案例实战
实现LRU替换策略并验证正确性
案例实战LRU
20
案例实战
写回Cache的脏位处理与数据一致性
案例实战Cache
21
常见问题
Cache抖动与SRAM冲突的解决
常见问题Cache
22
常见问题
多端口SRAM与多核Cache的冲突
常见问题SRAM
23
常见问题
工艺偏差对SRAM和Cache的影响
常见问题SRAM
24
综合提升
从单核到多核的Cache协同设计
综合提升Cache
25
综合提升
异构计算中的SRAM与Cache协同
综合提升SRAM
26
综合提升
可重构Cache与SRAM的灵活配置
综合提升Cache
27
工具链实践
使用EDA工具进行SRAM生成与Ca…
工具链实践EDA
28
验证方法
形式化验证与随机测试在Cache设计…
验证方法Cache
29
前沿趋势
近内存计算与SRAM/Cache融合
前沿趋势SRAM/Cache
30
课程总结
项目复盘 · 常见误区与进阶路径
课程总结项目复盘