所属分类：软件编程与计算机基础 当前为单品课程，可返回上一级继续浏览同方向资料。
← 返回上一级
← 返回所属目录 咨询 / 购买

IC设计基础与全流程实战

共计 30 章节
点击此处阅读海量试读课程：100+行业、1000+细分领域
01
课程导入
IC设计行业概览 · 芯片设计流程总览 · 课程学习路径与工具链介绍
课程导入IC
02
半导体基础
半导体物理入门 · PN结 · MOSFET工作原理
半导体基础半导体物理入门
03
数字逻辑设计基础
布尔代数 · 组合逻辑 · 时序逻辑
数字逻辑设计基础布尔代数
04
硬件描述语言Verilog基础
模块结构 · 数据类型 · 运算符
Verilog硬件描述语言
05
Verilog高级建模
可综合风格 · 行为级建模 · 结构化建模
Verilog高级建模
06
SystemVerilog与UVM简介
SystemVerilog关键特性 · 验证平台结构 · UVM基本组件
SystemVerilo…UVM
07
逻辑综合基础
综合概念 · 约束文件(SDC) · 综合流程
逻辑综合基础综合概念
08
静态时序分析(STA)
时序路径 · 建立/保持时间 · 时钟约束
STA静态时序分析
09
功能验证方法
仿真验证流程 · 测试平台(testbench)设计 · 断言(SVA)基础
功能验证方法仿真验证流程
10
覆盖率驱动验证
代码覆盖率 · 功能覆盖率 · 覆盖率收敛策略
覆盖率驱动验证代码覆盖率
11
可测试性设计(DFT)
扫描链插入 · BIST · JTAG
DFT可测试性设计
12
物理设计(布局布线)基础
布局布线流程 · 标准单元库 · 时钟树综合
物理设计布局布线
13
时序收敛与优化
时序违例修复 · 流水线插入 · 逻辑重组
时序收敛优化
14
低功耗设计技术
功耗来源 · 时钟门控 · 电源门控
低功耗设计技术功耗来源
15
信号完整性基础
串扰 · IR压降 · 电迁移
信号完整性基础串扰
16
可制造性设计(DFM)与良率
光刻效应 · CMP · 冗余通孔
DFM可制造性设计
17
FPGA原型验证
FPGA开发流程 · 资源映射 · 调试技巧
FPGA原型验证
18
RTL设计实战
基于Verilog实现UART/SP… · 编写可综合代码
RTL设计实战
19
验证实战
搭建UVM验证环境 · 编写测试用例 · 收集覆盖率并修复bug
验证实战UVM
20
综合实战
使用Design Compiler进… · 编写约束 · 分析综合报告
综合实战Design
21
STA实战
使用PrimeTime进行静态时序分… · 修复时序违例
STAPrimeTime
22
DFT实战
插入扫描链 · 生成测试向量 · 进行故障仿真
DFT插入扫描链
23
布局布线实战
使用Innovus/ICC2完成从网…
布局布线实战Innovus/ICC2
24
芯片后端签核
DRC/LVS检查 · 天线效应检查 · 电学规则检查
芯片后端签核DRC/LVS
25
全流程项目实战
从RTL设计到GDSII的完整ASI… · 分组完成小型芯片
全流程项目实战RTL
26
常见问题与调试技巧
仿真不收敛 · 时序违例 · 功耗超标
常见问题调试技巧
27
EDA工具链与脚本自动化
Makefile · Tcl脚本 · Python在IC设计中的应用
EDA工具链
28
工艺角与PVT变化
工艺角 · 电压温度变化对设计的影响 · 鲁棒性设计
PVT工艺角
29
先进工艺与新技术趋势
FinFET/GAA · 3D IC · Chiplet
先进工艺新技术趋势
30
职业发展与综合提升
IC设计岗位技能树 · 项目经验总结 · 面试技巧
职业发展综合提升