4. 硬件描述语言Verilog基础：模块结构、数据类型、运算符、赋值语句、过程块

Verilog HDL（Hardware Description Language）是数字IC设计中最核心的硬件描述语言之一。与软件编程语言（如C/C++）最大的不同在于，Verilog描述的是并行执行的硬件逻辑，而非串行执行的指令序列。对于IC设计工程师而言，掌握Verilog的模块化结构、数据类型、运算符、赋值语句与过程块，是进入RTL（Register Transfer Level）设计世界的基石。本章将围绕这五大核心要素展开，帮助读者建立正确的硬件描述思维，为后续的逻辑综合与物理实现打下坚实基础。

Verilog 基础核心要素关系图 module 模块结构 端口定义 + 内部实现 数据类型 wire / reg / integer parameter / localparam 运算符 算术 / 逻辑 / 位运算 关系 / 移位 / 拼接 赋值语句 连续赋值 assign 过程赋值 = / <= 过程块 always initial 声明 表达式 驱动 行为描述 设计要点： • 模块是基本封装单位，端口是外部接口，内部实现决定综合结果。 • wire 用于组合逻辑连线，reg 用于过程块内存储，parameter 用于常量配置。 • 连续赋值 assign 描述组合逻辑；过程赋值中阻塞赋值 = 用于组合，非阻塞赋值 <= 用于时序。 • always 块是行为建模核心，敏感列表决定触发条件，避免生成意外锁存器。

4.1 模块结构：硬件设计的基本封装单元

4.1.1 核心原理

在Verilog中，module是设计的基本单元，类似于C语言中的函数或面向对象中的类。一个完整的模块由端口定义和内部实现两部分组成。端口是模块与外部环境交互的接口，包括输入（input）、输出（output）和双向（inout）三种方向。内部实现则包含数据类型声明、逻辑功能描述（组合逻辑或时序逻辑）以及可能的子模块实例化。

模块的层次化设计是IC设计的重要方法论。顶层模块通过实例化底层模块来构建复杂系统，这种树形结构便于团队协作、IP复用和独立验证。每个模块的端口列表定义了其“引脚”，而内部实现则定义了“功能”。综合工具会将模块映射为门级网表，因此模块边界的划分直接影响综合质量和物理实现效率。

4.1.2 模块结构标准模板

module counter #(
    parameter WIDTH = 8,          // 位宽参数
    parameter INIT_VAL = 0        // 初始值参数
)(
    input  wire             clk,  // 时钟
    input  wire             rst_n,// 异步复位，低有效
    input  wire             en,   // 使能
    output reg  [WIDTH-1:0] count // 计数值
);
    // 内部逻辑实现
    always @(posedge clk or negedge rst_n) begin
        if (!rst_n)
            count <= INIT_VAL;
        else if (en)
            count <= count + 1'b1;
    end
endmodule

上述代码展示了一个典型的带参数化位宽的同步计数器模块。注意端口方向声明中使用了wire和reg类型：clk、rst_n、en作为输入默认为wire类型，而count在always块中被赋值，因此声明为reg类型。

4.1.3 案例拆解：模块划分的工程实践

假设需要设计一个UART接收模块。合理的模块划分如下：

模块名功能端口特点
uart_rx_top顶层封装，集成以下子模块串行输入rx，并行输出data[7:0]
baud_gen波特率时钟生成输入系统时钟，输出采样时钟
rx_sampling起始位检测与数据采样输入rx线，输出移位数据
rx_shift_reg移位寄存器，串转并输入采样位，输出8位数据
rx_fsm接收状态机控制控制采样与移位时序

这种划分使得每个模块功能单一、接口清晰，便于独立验证和复用。例如baud_gen可以单独测试，也可以在其他串行接口（如SPI）中复用。

经验提醒：模块命名应体现功能（如i2c_master、fifo_sync），端口命名建议采用前缀_信号名风格（如i_data、o_valid），便于在大型项目中快速识别方向。

4.2 数据类型：wire、reg与参数化常量

4.2.1 核心原理

Verilog的数据类型分为线网类型（net）和变量类型（variable）两大类。最常用的线网类型是wire，它表示物理连线，由驱动源（如门输出、assign语句）持续驱动。最常用的变量类型是reg，它表示存储单元，在过程块（always/initial）中被赋值。此外还有integer（32位有符号整数）、real（浮点数，主要用于仿真）等。

parameter是常量，用于定义模块参数，如位宽、地址宽度、状态编码等。使用参数化设计可以显著提高代码复用性。例如，一个FIFO模块可以通过参数配置深度和数据位宽，而不需要修改核心逻辑。

4.2.2 数据类型对比表

类型默认值可综合赋值方式典型用途
wire高阻z是assign、门输出组合逻辑连线、模块端口
reg不定x是always/initial中赋值时序逻辑存储、状态变量
integer不定x是过程赋值循环变量、计数器（仿真常用）
parameter—是定义时赋值常量定义、模块参数化
localparam—是定义时赋值模块内部常量，不可外部修改

4.2.3 常见误区与注意事项

  • 误区1：认为reg类型一定综合为寄存器。实际上，如果reg在always块中被组合逻辑赋值（即所有输入变化时都会更新），综合结果为wire。
  • 误区2：在多个always块中对同一reg变量赋值。这会导致多驱动冲突，综合报错。
  • 误区3：忽略位宽声明。默认位宽为1位，多位数�据必须显式声明[N-1:0]。
风险提示：在always块中，如果某些分支没有覆盖所有条件，综合工具会推断出锁存器（Latch）。例如if语句缺少else分支，且没有默认赋值。锁存器在时序分析中容易引发毛刺和时序违例，应尽量避免。

4.3 运算符：从算术到位操作的完整体系

4.3.1 核心原理与分类

Verilog运算符与C语言高度相似，但增加了硬件特有的拼接运算符和缩减运算符。按功能可分为：算术运算符（+、-、*、/、%）、关系运算符（>、<、>=、<=）、等式运算符（==、!=、===、!==）、逻辑运算符（&&、||、!）、位运算符（&、|、^、~）、移位运算符（<<、>>）、拼接运算符（{}）和条件运算符（?:）。

特别需要注意的是等式运算符：==和!=在比较时如果操作数中含有x或z，结果为未知x；而===和!==会逐位精确比较，包括x和z状态。在RTL设计中，通常使用==，但在仿真验证中，===用于检测未知状态。

4.3.2 运算符优先级与综合映射

// 示例：使用拼接和移位实现循环左移
wire [7:0] data_in;
wire [7:0] data_out;
assign data_out = {data_in[6:0], data_in[7]};  // 循环左移1位

// 示例：算术运算综合为加法器/乘法器
wire [3:0] a, b;
wire [4:0] sum;
assign sum = a + b;  // 综合为4位加法器，进位输出为sum[4]

综合工具会将算术运算符映射为对应的硬件单元：加法器、减法器、乘法器（DSP单元）等。移位运算符在综合时通常映射为布线（常量移位）或桶形移位器（变量移位）。

4.3.3 实战场景：位宽与符号处理

在IC设计中，位宽不匹配是常见错误。例如两个8位无符号数相加，结果需要9位才能避免溢出。使用+运算符时，结果位宽取最大操作数位宽，因此需要显式扩展：

wire [7:0] a, b;
wire [8:0] sum_ext;
assign sum_ext = {1'b0, a} + {1'b0, b};  // 零扩展后相加，避免溢出

对于有符号数运算，应使用signed关键字或$signed()系统函数，并注意符号扩展。

设计建议：在RTL编码时，尽量使用无符号数运算，除非算法明确需要有符号数。有符号运算需要额外关注符号位扩展和比较操作，容易引入隐蔽错误。

4.4 赋值语句：连续赋值与过程赋值

4.4.1 核心原理

Verilog有两种基本赋值方式：连续赋值（Continuous Assignment）和过程赋值（Procedural Assignment）。连续赋值使用assign关键字，只能用于对wire类型赋值，描述组合逻辑，赋值语句在模块中并行执行，随时钟或输入变化而更新。过程赋值位于always或initial块内，只能对reg类型赋值，分为阻塞赋值（=）和非阻塞赋值（<=）。

4.4.2 阻塞赋值与非阻塞赋值的本质区别

特性阻塞赋值 =非阻塞赋值 <=
执行方式立即更新，阻塞后续语句右值先计算，块结束时统一更新
硬件映射组合逻辑（或锁存器）触发器（寄存器）
使用场景组合逻辑always块时序逻辑always块
仿真行为语句顺序敏感并行执行，与顺序无关

4.4.3 案例拆解：移位寄存器的两种写法

// 正确写法：非阻塞赋值描述时序逻辑
always @(posedge clk or negedge rst_n) begin
    if (!rst_n) begin
        shift_reg <= 8'b0;
    end else begin
        shift_reg <= {shift_reg[6:0], data_in};
    end
end

// 错误写法：阻塞赋值在时序逻辑中会导致移位错误
always @(posedge clk or negedge rst_n) begin
    if (!rst_n) begin
        shift_reg = 8'b0;
    end else begin
        shift_reg = {shift_reg[6:0], data_in};  // 综合结果与预期不符
    end
end

在时序逻辑中使用阻塞赋值，综合工具会生成多个串联的触发器，导致功能错误。这是因为阻塞赋值在同一个时间步内立即更新，使得后续语句读取到的是更新后的值，破坏了并行语义。

铁律：时序逻辑（always @(posedge clk)）中必须使用非阻塞赋值<=；组合逻辑（always @(*)）中必须使用阻塞赋值=。混用会导致仿真与综合结果不一致。

4.5 过程块：always与initial的工程应用

4.5.1 核心原理

过程块是行为建模的基础。always块用于描述硬件行为，可综合；initial块仅用于仿真初始化，不可综合。always块的触发由敏感列表控制，常见形式包括：

  • always @(posedge clk)：时钟上升沿触发，描述时序逻辑。
  • always @(*)：所有输入信号变化触发，描述组合逻辑。
  • always @(posedge clk or negedge rst_n)：带异步复位的时序逻辑。

4.5.2 组合逻辑建模：避免锁存器

// 组合逻辑：使用always @(*)和阻塞赋值
always @(*) begin
    if (sel)
        y = a + b;
    else
        y = a - b;
end

上述代码中，if-else结构完整，y在所有分支都被赋值，综合为多路选择器加加减法器。如果缺少else分支，综合工具会推断锁存器，因为y在sel为假时需要保持原值。

4.5.3 实战场景：状态机的标准写法

// 三段式状态机示例
localparam IDLE = 2'b00, SEND = 2'b01, WAIT = 2'b10;
reg [1:0] state, next_state;

// 第一段：状态寄存器（时序逻辑）
always @(posedge clk or negedge rst_n) begin
    if (!rst_n)
        state <= IDLE;
    else
        state <= next_state;
end

// 第二段：次态逻辑（组合逻辑）
always @(*) begin
    case (state)
        IDLE: next_state = start ? SEND : IDLE;
        SEND: next_state = WAIT;
        WAIT: next_state = done ? IDLE : WAIT;
        default: next_state = IDLE;
    endcase
end

// 第三段：输出逻辑（组合逻辑或时序逻辑）
always @(*) begin
    tx_en = (state == SEND);
end

三段式状态机将状态寄存器、次态逻辑和输出逻辑分离，代码清晰，易于维护和时序优化。这是IC设计中最推荐的编码风格。

4.5.4 常见误区与复盘

  • 误区1：在always块中使用#延迟语句。延迟语句不可综合，仅用于仿真建模。
  • 误区2：敏感列表遗漏信号。使用always @(*)可以避免此问题，综合工具自动推断敏感列表。
  • 误区3：在多个always块中驱动同一信号。这会导致多驱动冲突，综合报错。
总结复盘：Verilog基础的核心在于“并行思维”。模块是结构单元，wire/reg是数据载体，运算符是逻辑表达，赋值语句是驱动方式，过程块是行为描述。掌握这五要素后，应重点练习将算法转化为硬件结构，理解综合工具的行为，逐步形成“硬件直觉”。建议初学者从简单的计数器、移位寄存器、状态机入手，通过仿真波形与综合报告验证自己的设计，不断迭代优化。
← 上一章 📖 返回目录 下一章 →