所属分类：软件编程与计算机基础 当前为单品课程，可返回上一级继续浏览同方向资料。

← 返回上一级

← 返回所属目录咨询 / 购买

IC设计从入门到精通系统讲解

共计 30 章节

点击此处阅读海量试读课程：100+行业、1000+细分领域

IC设计行业概览 · 学习路径规划 · 课程目标与学习方法

半导体基础

半导体物理基础 · PN结 · MOSFET工作原理

半导体基础半导体物理基础

数字逻辑设计基础

布尔代数 · 组合逻辑 · 时序逻辑

数字逻辑设计基础布尔代数

硬件描述语言Verilog基础

模块结构 · 数据类型 · 运算符

Verilog硬件描述语言

Verilog高级建模

可综合风格 · 行为级建模 · 结构化建模

Verilog高级建模

SystemVerilog验证基础

接口 · 类 · 随机化

SystemVerilo…验证基础

数字IC设计流程

规格定义 · 架构设计 · RTL编码

EDA工具入门

VCS/ModelSim仿真 · Verdi调试 · Design Compiler综合

EDA工具入门

仿真验证方法

测试平台搭建 · 激励生成 · 波形分析

仿真验证方法测试平台搭建

逻辑综合实践

综合约束 · 时序约束 · 面积优化

逻辑综合实践综合约束

时序分析基础

时序路径 · 建立/保持时间 · 时钟偏斜

时序分析基础时序路径

静态时序分析（STA）

PrimeTime使用 · 时序报告解读 · 时序收敛策略

STA静态时序分析

可测试性设计（DFT）

扫描链插入 · BIST · JTAG

DFT可测试性设计

低功耗设计

功耗来源 · 门控时钟 · 多电压域

低功耗设计功耗来源

IP复用与SoC设计

IP分类 · AMBA总线 · SoC架构

模拟与混合信号IC设计入门

运放 · 比较器 · ADC/DAC基础

版图设计基础

版图层次 · 设计规则检查（DRC） · 版图与原理图一致性（LVS）

版图设计基础版图层次

物理验证与签核

DRC · LVS · ERC

物理验证签核

FPGA原型验证

FPGA开发流程 · 资源利用 · 时序约束

FPGA原型验证

项目实战一

基于Verilog的UART/SPI… · 从RTL到仿真验证

项目实战一Verilog

项目实战二

基于AHB总线的存储器控制器设计 · 包括状态机 · 时序优化

项目实战二AHB

项目实战三

图像处理IP设计（如边缘检测） · 涵盖算法到RTL实现

项目实战三IP

项目实战四

基于SystemVerilog的验证… · 使用UVM方法学

项目实战四SystemVerilo…

UVM验证方法学

UVM组件 · sequence · 寄存器模型

UVM验证方法学

脚本语言在IC设计中的应用

Tcl · Perl · Python用于自动化流程

版本管理与团队协作

Git使用 · 代码规范 · 文档管理

版本管理团队协作

常见问题与调试技巧

仿真不收敛 · 时序违例 · 功能错误

常见问题调试技巧

IC设计中的可靠性

ESD保护 · 闩锁效应 · 工艺角分析

先进工艺与新技术

FinFET · FD-SOI · 3D IC

先进工艺新技术

综合提升与职业发展

面试技巧 · 项目经验总结 · 学习资源推荐

综合提升职业发展