4、主流硅光工艺平台：国内外主要硅光MPW流片平台及其工艺特点
硅光芯片的多项目晶圆（MPW，Multi-Project Wafer）流片模式，是降低研发成本、加速原型验证的核心途径。与标准CMOS逻辑工艺不同，硅光工艺平台需要在同一块SOI（绝缘体上硅）晶圆上同时集成无源光波导、有源调制器、探测器以及必要的电子电路，这对工艺线的光刻精度、刻蚀均匀性、掺杂激活和金属互连都提出了特殊要求。理解全球主流平台的工艺差异，是选择流片策略、优化版图设计、预判流片良率的第一步。本章将系统梳理IMEC、AIM Photonics、LioniX以及国内代表性平台的工艺架构、设计套件（PDK）特点与适用场景。
上图展示了当前全球硅光MPW流片的主要可选路径。从工程实践角度看，没有“最好”的平台，只有“最适合当前产品阶段”的工艺。下面我们将逐一拆解各平台的技术细节与实战注意事项。
4.1 国际标杆平台：IMEC与AIM Photonics的工艺特点
4.1.1 IMEC iSiPP50G：高性能有源集成的标杆
核心原理：IMEC（比利时微电子研究中心）的硅光平台基于200mm或300mm SOI晶圆，其iSiPP50G工艺是业界公认的、面向高速数据中心光互连的成熟MPW平台。该工艺的核心优势在于其“全集成”能力：在同一个芯片上，不仅提供低损耗的硅波导（Strip/Channel），还集成了高速PN结耗尽型调制器、锗硅（GeSi）光电探测器以及用于光纤耦合的边耦合器或光栅耦合器。其工艺特征尺寸通常在130nm至65nm节点之间，但针对光子器件进行了深度优化，例如通过多次刻蚀形成不同高度的脊形波导，以平衡模式限制与欧姆接触。
判断方法与关键参数：选择IMEC平台时，设计师需要重点关注其PDK中提供的器件模型。典型的工艺参数包括：硅波导厚度220nm，刻蚀深度可选70nm（部分刻蚀）或220nm（全刻蚀）；波导传输损耗约1-2 dB/cm；PN结调制器的Vπ·L（半波电压与长度乘积）通常在1.5-2.5 V·cm之间，3dB电光带宽可达40GHz以上；Ge探测器的响应度在1550nm波段通常高于0.8 A/W，暗电流低于100nA。IMEC的MPW shuttle通常每季度开放一次，最小流片面积一般为3mm x 3mm（可分割成多个单元）。
| 工艺特性 | IMEC iSiPP50G | AIM Photonics (300mm) |
|---|---|---|
| 晶圆尺寸 | 200mm / 300mm | 300mm |
| 波导类型 | Strip + Ridge | Strip + Ridge + Slot |
| 有源器件 | PN结调制器、Ge探测器 | PN结调制器、Ge探测器、MZM |
| 无源器件损耗 | ~1.5 dB/cm | ~1.0 dB/cm (低损耗波导) |
| 特色功能 | 光栅耦合器、边缘耦合器 | 单片集成TIA驱动、热光移相器 |
| MPW频率 | 季度/双月 | 季度 |
4.1.2 AIM Photonics：单片电子-光子集成先行者
核心原理：AIM Photonics（美国集成光子制造研究所）的MPW平台更强调“单片集成”概念，即在硅光芯片上不仅做光子器件，还通过后道工艺（BEOL）集成必要的模拟电路，如跨阻放大器（TIA）、调制器驱动电路等。其工艺线基于纽约州立大学Polytechnic Institute的300mm晶圆厂，采用65nm节点CMOS工艺基础，并在前道（FEOL）中加入了锗外延和硅光刻蚀步骤。这种做法的优势在于极大地减小了芯片封装尺寸和寄生参数，特别适合超高速、高密度的光引擎应用。
操作流程与实战场景：使用AIM Photonics平台进行流片，设计师必须使用其专用的PDK，该PDK包含了经过硅验证的紧凑模型（CML）。与IMEC相比，AIM的PDK在电路协同仿真方面更为强大，支持Cadence和Synopsys等主流EDA工具。实战中，如果您的设计需要将TIA与探测器紧密集成以抑制噪声，AIM平台是首选。但需要注意，其MPW的入门费用通常高于IMEC，且由于工艺步骤更复杂，设计规则检查（DRC）更为严格，版图设计周期相对较长。
4.2 欧洲特色平台：LioniX与氮化硅工艺
核心原理：LioniX International（荷兰）提供的MPW服务与IMEC不同，其核心工艺基于Si3N4（氮化硅）波导，而非纯硅波导。氮化硅材料的禁带宽度更大，因此具有极低的非线性吸收和更宽的光学透明窗口（从可见光到近红外）。LioniX的TriPleX™技术通过双波导层堆叠，实现了超低的波导传输损耗（<0.1 dB/cm），这对于需要长延迟线、高Q值微环或高功率容限的微波光子学、传感和量子光学应用至关重要。
判断方法与适用场景：当您的设计需要处理大光功率（例如>20dBm）或需要极窄线宽（<1MHz）的激光器外腔反馈时，硅波导会因双光子吸收而产生严重损耗，此时必须转向氮化硅平台。LioniX的MPW通常提供无源器件（如AWG、MMI、微环）和热光调制器（基于热光效应，速度较慢，通常在微秒量级），但不提供高速PN结调制器。因此，它不适合直接用于高速T比特级通信，而是更适合于传感、生物医学和量子光源等特定领域。
4.3 国内硅光MPW平台现状与选型策略
核心原理：国内硅光工艺平台近年来发展迅速，主要依托于中科院体系（如中科院微电子所、上海微系统所）以及部分IDM代工厂（如中芯国际、华虹宏力等）的产线。国内平台通常基于200mm晶圆，工艺节点在130nm至180nm之间，虽然在高性能有源器件（如超高速调制器）上与IMEC存在一定差距，但在无源器件、热光调制器和基础PDK方面已具备较高成熟度。更重要的是，国内平台的MPW流片成本通常比国外低30%-50%，且沟通便捷、服务响应快，特别适合早期原型验证和产品迭代。
操作流程与实战场景：国内平台的PDK虽然不如IMEC丰富，但基本器件库（如波导、MMI、SSC、热光移相器、Ge探测器）已经齐全。以中科院某工艺线为例，其提供的有源器件包括：耗尽型PN结调制器（带宽约30GHz）、Ge探测器（响应度0.7A/W）以及热光调制器。实战中，对于100G/400G光模块的研发，国内平台完全能够满足初样流片需求。但需要注意，国内部分平台的工艺稳定性（如刻蚀深度的一致性）可能略有波动，建议在版图中增加工艺容差测试结构（如不同宽度的波导、不同间距的耦合器）以便事后分析。
| 对比维度 | IMEC | AIM Photonics | 国内主流平台 |
|---|---|---|---|
| 技术成熟度 | ★★★★★ | ★★★★☆ | ★★★☆☆ |
| 有源器件性能 | 极高 | 极高 | 中等 |
| 流片成本 | 高 | 很高 | 中等 |
| PDK完整度 | 完整 | 完整 | 较完整 |
| 技术支持响应 | 一般 | 一般 | 快速 |
| 适合场景 | 高端光模块/科研 | 单片集成电芯片 | 产品原型/成本敏感 |
4.3.1 案例拆解：基于国内平台的400G DR4光模块光引擎流片
背景与约束：某初创公司计划开发基于硅光技术的400G DR4光模块，目标是将光引擎的BOM成本降低30%。初始方案考虑使用IMEC平台，但经过询价，IMEC的MPW费用加上PDK授权费，单片晶圆成本分摊后依然过高，且流片周期长达6个月。公司决定转向国内某平台进行第一轮工程验证。
初始现象与目标：设计目标是在单个芯片上集成4通道的MZM调制器、Ge探测器以及光功率监控（OPM）功能。关键指标要求：MZM的VπL小于2.5V·cm，探测器响应度大于0.6A/W，波导损耗小于2dB/cm。
分析判断过程：团队对比了国内平台与IMEC的PDK参数，发现国内平台的PN结调制器在相同长度下，VπL略高（约3.0V·cm），这意味着要达到同样的调制深度，需要更长的调制器或更高的驱动电压，这会增加功耗。但考虑到系统中有DSP芯片，可以补偿部分线性度损失，团队决定接受该性能指标，以换取成本优势。
实际操作步骤：1. 使用国内平台PDK进行原理图设计，并利用其提供的CML模型进行链路仿真，确认在DSP补偿下，发射端TDECQ（发射色散眼图闭合代价）能满足IEEE 802.3bs标准。2. 在版图中，除了功能电路外，额外放置了4组不同宽度（400nm, 450nm, 500nm）的波导测试结构，用于校准工艺偏差。3. 提交DRC/LVS检查，国内平台的检查工具与IMEC略有不同，需要根据其规则文件调整版图细节（如金属密度填充方式）。
结果对比与复盘：流片回来后，测试结果显示：波导实际损耗为2.3dB/cm，略高于设计值，但通过测试结构发现是刻蚀深度偏浅导致，后续通过调整版图宽度即可修正。MZM的VπL实测为2.8V·cm，符合预期。整个流片周期仅用了3个月，费用为IMEC的60%。复盘经验：国内平台完全能够满足产品原型验证需求，但必须预留工艺容差设计，且与代工厂的工程师建立直接沟通渠道，能大幅缩短问题排查时间。