4、硅光器件库：无源器件与有源器件的工作原理与设计要点
硅光芯片的器件库是连接工艺平台与系统应用的桥梁。无论是用于数据中心光模块的100G/400G收发链路，还是用于激光雷达的调频连续波（FMCW）引擎，其核心性能均取决于无源器件（分束器、耦合器、滤波器、谐振环）与有源器件（调制器、探测器、激光器）的协同设计。本章将逐一剖析这些基础器件的物理机制、关键参数与工程化设计约束，帮助学习者建立从“单器件仿真”到“片上系统集成”的完整认知。
上图展示了硅光器件库的整体架构。无源器件负责光的传输、分配与滤波，有源器件则实现电-光-电信号转换。在CMOS工艺平台上，这些器件共享同一套制造流程，但各自的设计约束与工艺敏感性差异显著。下面将分模块展开讨论。
4.1 无源器件：分束器与耦合器
核心原理
分束器（Splitter）将输入光功率按特定比例分配到多个输出端口。最常用的结构是1×2多模干涉仪（MMI）和Y分支。MMI基于自成像效应：当单模光进入多模波导区域时，会激发多个模式，这些模式在传播方向上周期性干涉，在特定距离处形成输入场的镜像或复制。Y分支则通过绝热锥形过渡将光场一分为二，结构简单但分光比精度受工艺误差影响较大。
耦合器（Coupler）负责将光从光纤或自由空间引入芯片。边缘耦合器利用倒锥形波导将模场逐渐扩展至与光纤模场匹配，耦合效率高但需要精确的端面抛光；光栅耦合器通过周期性折射率扰动将垂直入射光衍射进波导，便于晶圆级测试，但固有带宽较窄（通常约30-40nm）。
判断方法与设计要点
- 分光比精度：MMI的分光比由多模区宽度和长度决定，设计时需通过三维FDTD仿真扫描长度参数，确保在目标波长下分光比误差小于±1%。
- 插入损耗：Y分支损耗可低至0.1dB，但工艺偏差易导致不对称；MMI典型损耗0.3-0.5dB，对宽度变化容忍度更高。
- 带宽与偏振相关损耗（PDL）：光栅耦合器需关注1dB带宽和PDL，边缘耦合器则需关注模场失配导致的波长依赖性。
案例拆解：光栅耦合器的带宽优化
某数据中心光模块项目要求光栅耦合器在O波段（1260-1360nm）内1dB带宽≥40nm。初始设计采用均匀光栅，仿真显示1dB带宽仅28nm。通过分析光栅的布拉格条件，发现带宽受限源于辐射模式与导模的相位失配。优化方案为：采用切趾光栅（apodized grating），在光栅两端逐渐减小刻蚀深度，使辐射强度呈高斯分布。同时调整光栅周期从630nm渐变至650nm，以展宽相位匹配范围。最终实测1dB带宽达到45nm，插入损耗从3.2dB降至2.1dB。代价是版图面积增加约30%，且对刻蚀深度误差更敏感（±5nm深度变化导致中心波长偏移2nm）。
常见误区
4.2 无源器件：滤波器与谐振环
核心原理
滤波器用于选择特定波长通道。马赫-曾德尔干涉仪（MZI）滤波器通过两个不等臂长的干涉臂产生波长相关的相位差，其透射谱呈余弦周期函数，自由光谱范围（FSR）由臂长差决定。布拉格光栅滤波器利用周期性折射率调制实现窄带反射，带宽可低至亚纳米级。微环谐振器（MRR）则通过环形波导的谐振效应实现波长选择，其关键参数包括品质因数（Q值）、FSR和消光比（ER）。
设计要点与参数权衡
| 参数 | 微环谐振器 | MZI滤波器 | 布拉格光栅 |
|---|---|---|---|
| FSR | 由环周长决定，典型1-10nm | 由臂长差决定，可设计至100nm | 无FSR，单带通 |
| 带宽 | Q值决定，可调至GHz级 | 较宽，通常>10nm | 极窄，可<0.1nm |
| 热调效率 | 高（~20pm/°C） | 中（~10pm/°C） | 低 |
| 工艺敏感度 | 高（波导宽度±5nm导致谐振偏移±1nm） | 中 | 高（刻蚀深度敏感） |
| 典型应用 | WDM滤波、调制器 | 粗波分、色散补偿 | 激光器外腔、传感 |
案例拆解：四通道WDM滤波器的微环设计
设计目标：实现4×100GHz通道间隔的WDM滤波器，中心波长分别为1550.12、1550.92、1551.72、1552.52nm。采用串联微环结构，每个微环半径约10μm（对应FSR≈10nm）。关键设计步骤：
- 通过仿真确定波导有效折射率（约2.45），计算所需环周长L = λ²/(n_g·FSR)，其中群折射率n_g≈3.8。
- 每个微环通过热调电极（TiN加热器）实现波长微调，调谐效率约25pm/mW。
- 耦合系数通过定向耦合器的间隙（gap）控制，gap从200nm扫描至400nm，选择耦合系数使3dB带宽约0.4nm（对应Q≈4000）。
实测结果：四个通道的插入损耗均小于1.5dB，串扰低于-25dB，通道中心波长误差小于±0.05nm。但发现热调功耗较高（每通道约80mW），且环境温度变化10°C导致波长漂移0.2nm，需增加温控电路。
常见误区
4.3 有源器件：调制器
核心原理
硅基调制器主要利用等离子体色散效应：通过改变自由载流子浓度来调制材料的折射率和吸收系数。载流子注入、耗尽或积累均可实现相位调制，再通过MZI或微环结构转化为强度调制。最常用的是载流子耗尽型PN结调制器，其工作在反向偏置状态，耗尽区宽度随电压变化，从而改变有效折射率。
设计要点与性能指标
- Vπ·L（半波电压×长度）：衡量调制效率，典型值1.5-3V·cm。降低Vπ需增大PN结掺杂浓度，但会增加光学损耗。
- 3dB电光带宽：受限于RC常数和载流子渡越时间。设计时需优化PN结电容和电极电阻，采用行波电极（TWE）结构可提升至50GHz以上。
- 啁啾参数：MZI调制器的啁啾由两臂相位偏移的不对称性决定，零啁啾设计需精确匹配两臂的PN结特性。
案例拆解：50Gbaud PAM4调制器设计
某800G DR8模块需要8个通道的50Gbaud PAM4调制器。初始设计采用1.5mm长的耗尽型MZM，Vπ=3.5V，带宽28GHz。实测眼图在50Gbaud时闭合，分析发现主要限制因素为：① 电极损耗导致高频分量衰减；② PN结电容过大（约0.8pF）限制了RC带宽。优化措施：将电极改为共面波导（CPW）结构，并采用厚金属（2μm铝）降低电阻；同时优化掺杂分布，将结电容降至0.5pF。改进后带宽提升至40GHz，Vπ略微增加至4.0V，但通过增大驱动电压至2.5Vpp仍能满足PAM4的消光比要求（>3.5dB）。
常见误区
4.4 有源器件：探测器与激光器
核心原理
硅基探测器通常采用锗（Ge）作为吸收材料，因为硅在通信波段（1310nm/1550nm）透明。Ge PIN探测器利用Ge吸收层中光生载流子的收集产生光电流。其响应度由Ge吸收系数和吸收层厚度决定，带宽则受限于载流子渡越时间和RC常数。激光器方面，纯硅无法高效发光（间接带隙），因此采用异质集成方案：将III-V族材料（如InP、GaAs）键合或生长在SOI晶圆上，或采用外置激光器配合光纤耦合。
设计要点与性能对比
| 器件 | 关键参数 | 典型值 | 设计约束 |
|---|---|---|---|
| Ge探测器 | 响应度 | 0.8-1.0 A/W @1550nm | Ge吸收层厚度0.5-1μm |
| 暗电流 | 10-100nA | 与Ge/Si界面缺陷密度相关 | |
| 3dB带宽 | 50-100GHz | 结面积<100μm²，优化RC | |
| 异质集成激光器 | 输出功率 | 10-50mW | 热管理，键合界面热阻 |
| 线宽 | 100kHz-1MHz | 腔长、Q值、噪声抑制 |
案例拆解：高速Ge探测器的带宽优化
目标：设计用于100Gbaud PAM4接收机的Ge探测器，要求3dB带宽>70GHz，响应度>0.7A/W。初始结构采用垂直PIN结，Ge厚度1μm，结面积20μm²。仿真显示带宽仅45GHz，瓶颈在于载流子渡越时间（约12ps）。优化方案：① 将Ge厚度减至0.6μm，渡越时间降至7ps，但响应度降至0.55A/W；② 采用叉指电极结构缩短载流子收集路径，同时保持较大吸收面积；③ 在Ge/Si界面加入SiGe渐变层减少缺陷复合。最终设计采用0.7μm Ge厚度+叉指电极，实测带宽72GHz，响应度0.75A/W，暗电流25nA。代价是工艺复杂度增加（需额外两次外延和一次CMP）。
常见误区
4.5 器件库集成与设计规则检查
在PDK（工艺设计套件）框架下，所有器件均以参数化单元（PCell）形式提供。设计者需遵循以下集成规则：
- 最小弯曲半径：通常为5-10μm，过小会导致辐射损耗急剧增加。
- 波导间距：相邻波导间距需大于2μm以避免串扰，定向耦合器除外。
- 掺杂区隔离：有源器件的掺杂区需与无源波导保持至少5μm距离，防止载流子扩散影响。
- 热隔离：热调器件之间需设计热隔离槽（trench），避免热串扰。