第二节 硅光基础：光波导原理、折射率特性与损耗机制

硅光芯片的核心在于将光场约束在微米尺度的波导结构中，并借助CMOS工艺实现大规模集成。理解光波导的导光原理、硅材料在通信波段的折射率色散特性、单模/多模波导的设计判据，以及各类损耗的物理来源，是后续学习调制器、探测器、无源器件和工艺集成的基础。本节将从电磁场边界条件出发，逐步拆解硅光波导的设计要素与工程权衡。

2.1 光波导导光原理与硅的折射率特性

2.1.1 全内反射与模式形成

光波导的导光基础是三层平板波导结构：高折射率芯层（硅，n≈3.48）被低折射率包层（二氧化硅，n≈1.44）包围。当光从芯层入射到芯/包界面时，若入射角大于临界角 θ_c = arcsin(n_clad/n_core)，则发生全内反射，光被约束在芯层内沿纵向传播。然而，全内反射只是必要条件，真正形成稳定导模还需要满足横向谐振条件：光在芯层内往返一次后，相位变化应为 2π 的整数倍。这一条件决定了波导只能支持离散的模式，每个模式对应特定的传播常数 β 和横向场分布。

硅的折射率在通信波段（1.31μm 和 1.55μm）约为 3.48，而二氧化硅约为 1.44，折射率差 Δn≈2.04，相对折射率差 Δ≈(n_core²-n_clad²)/(2n_core²)≈41%。如此巨大的折射率差带来两个直接后果：其一，模式被极强地限制在亚微米尺度的硅芯中，弯曲半径可以小至 3-5μm，有利于高密度集成；其二，模场面积很小（典型 0.1-0.5μm²），与单模光纤（模场直径约 10μm）的模场失配严重，耦合损耗通常高达 3-5dB/端面，需要设计专门的模斑转换器。

2.1.2 单模与多模波导的判据

对于矩形截面硅波导（宽度 w，高度 h），单模条件通常用归一化频率 V 参数近似判断：

V = (2π/λ) · a · √(n_core² - n_clad²)

其中 a 为芯层等效半宽（对于矩形波导，取 a = w/2 或 h/2 中较小者）。当 V < π/2 时，波导仅支持基模（TE₀ 或 TM₀）。对于 220nm 厚的标准 SOI 硅光平台，单模条件要求波导宽度 w ≤ 500nm（在 1.55μm 波长下）。实际设计中，常用 450nm×220nm 的脊形波导作为单模标准波导，其基模有效折射率 n_eff≈2.45。

多模波导（宽度 w > 1μm）虽然可以传输更高功率，但存在模式色散和模式间串扰问题，在高速调制和滤波器中会劣化信号质量。因此，除少数特殊场景（如多模干涉耦合器 MMI 的输入/输出段）外，硅光芯片内部普遍采用单模波导。

2.2 损耗机制：散射、吸收与弯曲损耗

2.2.1 侧壁散射损耗

散射损耗是硅光波导最主要的损耗来源，源于 CMOS 工艺中光刻和刻蚀过程引入的侧壁粗糙度。当光在波导中传播时，侧壁的随机起伏（均方根粗糙度 σ 通常为 1-3nm，相关长度 L_c 约 20-50nm）会破坏全内反射条件，将部分导模能量散射到包层或辐射模中。散射损耗系数 α_scat 与粗糙度参数的关系可近似表示为：

α_scat ∝ σ² · (n_core² - n_clad²)² / (λ³ · w)

从公式可见，散射损耗与粗糙度的平方成正比，与波长的三次方成反比，与波导宽度成反比。这意味着：在 1.31μm 波段损耗高于 1.55μm；窄波导（如 300nm 宽）比宽波导（450nm）对粗糙度更敏感。工程上降低散射损耗的手段包括：采用深紫外光刻（DUV）代替 I 线光刻以减小光刻胶边缘粗糙度；优化刻蚀工艺（如 HBr/O₂ 混合气体）减少侧壁钝化层的不均匀性；在刻蚀后进行热氧化（牺牲氧化）平滑侧壁，但需注意氧化层厚度会改变波导尺寸。

2.2.2 吸收损耗

吸收损耗包括本征吸收和自由载流子吸收两部分。本征吸收在通信波段主要来自硅的间接带隙跃迁（带边在 1.1μm 附近）和二氧化硅包层中的 OH⁻ 离子吸收峰（1.39μm 和 1.24μm）。对于高阻硅（电阻率 > 10 Ω·cm），本征吸收损耗可控制在 0.1 dB/cm 以下，通常可忽略。

自由载流子吸收是硅光器件中更重要的损耗来源。当波导中掺杂（如 PN 结调制器）或注入载流子时，自由载流子对光子的吸收会显著增加。根据 Soref 经验公式，在 1.55μm 波长下，电子和空穴浓度变化引起的吸收系数变化为：

Δα = 8.5×10⁻¹⁸·ΔN_e + 6.0×10⁻¹⁸·ΔN_h  (单位: cm⁻¹)

其中 ΔN_e 和 ΔN_h 分别为电子和空穴浓度变化（单位 cm⁻³）。例如，PN 结调制器在反向偏压下耗尽区载流子浓度约 10¹⁷ cm⁻³，对应的额外吸收损耗约 0.85 dB/cm（电子）加 0.6 dB/cm（空穴），合计约 1.5 dB/cm。这解释了为何调制器波导的插入损耗通常比无源波导高 2-3 dB。

2.2.3 弯曲损耗

当波导弯曲时，模式场中心向弯曲外侧偏移，部分光场会超出全内反射条件而辐射出去，形成弯曲损耗。弯曲损耗与弯曲半径 R 呈指数关系：

α_bend ∝ exp(-2·γ·R)

其中 γ 为模式在包层中的衰减系数，与折射率差和波长有关。对于 450nm×220nm 硅波导，在 1.55μm 波长下，弯曲半径从 5μm 减小到 3μm 时，弯曲损耗可能从 0.01 dB/90° 急剧上升到 1 dB/90°。因此，设计紧凑型器件（如微环调制器）时，弯曲半径通常取 5-10μm 以保证损耗可接受。

值得注意的是，弯曲损耗与散射损耗存在权衡：增大波导宽度可以降低散射损耗，但会减弱模式约束力，导致弯曲损耗增加。因此，在弯曲段可适当收窄波导（如从 500nm 收窄到 400nm）以增强约束，而在直波导段保持较宽尺寸以降低散射损耗。

2.3 损耗测量与工艺优化案例

2.3.1 截断法测量波导损耗

截断法是测量波导传播损耗的标准方法。其原理是：制备一系列长度不同的相同波导（如 L = 2, 4, 6, 8, 10mm），测量各波导的插入损耗 IL(L)，然后线性拟合 IL 与 L 的关系，斜率即为单位长度损耗（dB/cm），截距为耦合损耗（含端面反射和模场失配）。

实际操作中需注意：所有波导必须来自同一晶圆且工艺条件一致；端面耦合效率需保持一致（可用同一根光纤阵列同时耦合多个波导）；测量波长应稳定（±0.1nm 以内），避免干涉效应影响。对于低损耗波导（< 1 dB/cm），建议采用回损法（optical backscatter reflectometry, OBR）提高测量精度。

2.3.2 工艺优化案例：降低侧壁粗糙度

某 300mm 晶圆厂在开发硅光工艺时，初始波导损耗为 3.5 dB/cm（450nm×220nm，1.55μm），无法满足高速调制器对低损耗的要求。通过分析，损耗主要来自侧壁粗糙度（σ≈2.8nm）。工艺优化分三步：

1. 光刻优化：将光刻胶从 I 线（365nm）更换为 DUV（248nm），并增加显影后烘烤（PEB）温度均匀性控制，使光刻胶侧壁粗糙度从 4nm 降至 1.5nm。
2. 刻蚀优化：调整刻蚀气体比例（HBr:O₂ = 4:1），降低刻蚀功率密度，并增加刻蚀后原位钝化步骤（C₄F₈ 等离子体），使侧壁粗糙度降至 1.0nm。
3. 热氧化平滑：在 1050°C 下进行 30 秒快速热氧化，消耗约 5nm 硅，使侧壁粗糙度进一步降至 0.7nm，同时将波导宽度从 460nm 微调至 450nm。

优化后波导损耗降至 1.2 dB/cm，微环 Q 值从 8,000 提升至 25,000，调制器插入损耗降低 1.8 dB。该案例表明，侧壁粗糙度是硅光波导损耗的主导因素，且通过工艺协同优化可显著改善。

2.4 常见误区与设计复盘

• 误区一：认为波导越宽损耗越低。实际上，当波导宽度超过单模截止宽度（约 500nm）后，高阶模开始出现，模式间串扰和干涉会引入额外损耗和噪声。若需低损耗，应保持单模条件并优化侧壁质量。
• 误区二：忽略弯曲段与直波导的宽度匹配。若弯曲段宽度与直波导不一致，会产生模式失配反射，等效于增加 0.1-0.3 dB/过渡点损耗。设计时应使用锥形过渡（长度 10-20μm）平滑连接。
• 误区三：将仿真中的理想波导损耗直接用于系统预算。实际工艺中，掺杂、金属走线、衬底漏模等因素会额外增加 0.5-1 dB/cm 损耗。系统设计时应预留 20% 损耗余量。
• 误区四：忽视温度对折射率的影响。硅的热光系数约 1.86×10⁻⁴ K⁻¹，温度变化 10°C 会导致有效折射率变化约 0.0018，可能引起微环谐振波长漂移 0.1nm。对于波分复用系统，需设计温度不敏感方案或集成加热器。

总结复盘：硅光波导设计是一个多目标优化问题——模式约束力、损耗、工艺容差、偏振特性相互制约。核心设计流程应为：先根据应用确定波长和偏振，再选择波导截面尺寸（满足单模条件），然后通过仿真优化弯曲半径和过渡结构，最后结合工艺能力评估损耗预算。在工艺开发阶段，应使用截断法或 OBR 精确测量各损耗分量，并针对主导损耗（通常是散射）进行专项优化。只有将波导损耗控制在 1-2 dB/cm 以内，才能支撑起高性能的调制器、探测器及复杂集成系统。