3、信号完整性基础：传输线理论、阻抗匹配、反射、串扰、抖动、眼图
光通信芯片的SerDes接口速率已从10Gbps向112Gbps演进，信号上升沿已进入皮秒级。在此背景下，传统的集总参数电路分析方法不再适用，必须引入传输线理论与信号完整性（SI）视角。本章围绕六个核心概念展开：传输线理论、阻抗匹配、反射、串扰、抖动与眼图。它们并非孤立知识点，而是构成一条完整的信号质量分析链——传输线决定信号传播的物理基础，阻抗失配引发反射，反射与邻近耦合产生串扰，而抖动与眼图则是上述效应的最终时域与统计表征。理解这条链路，是进行光通信芯片封装设计、PCB布线及系统级调试的前提。
3.1 传输线理论：从集总参数到分布参数
核心原理
当信号上升沿对应的空间延伸（即信号在介质中的传播速度乘以上升时间）与互连线的物理长度可比拟时，互连线必须视为传输线。对于FR4介质（εr≈4.2），信号传播速度约为6 inch/ns。一个25ps上升沿的信号，其空间延伸仅为0.15 inch（约3.8mm）。这意味着，在光通信芯片的封装基板或PCB上，超过3mm的走线就必须按传输线处理。传输线的核心参数是特性阻抗Z₀，由线宽、介质厚度、介电常数及铜箔厚度决定。微带线与带状线的Z₀计算公式不同，但工程上更依赖场求解器（如Polar SI9000）进行精确提取。
| 参数 | 微带线（表层） | 带状线（内层） | 对SI的影响 |
|---|---|---|---|
| Z₀典型值 | 50Ω±10% | 50Ω±10% | 阻抗失配→反射 |
| 传播延迟 | 约85 ps/inch | 约140 ps/inch | 时序偏差 |
| 损耗因子 | 较低（空气侧） | 较高（全介质） | 高频衰减→眼图闭合 |
| 串扰敏感度 | 较高（表面场） | 较低（参考平面屏蔽） | 差分对内/间串扰 |
判断方法与操作流程
在光通信芯片设计中，判断一条走线是否需要按传输线设计，可遵循以下流程：
- 计算有效上升时间：Tr_eff = sqrt(Tr_src² + Tmeas²)，其中Tr_src为芯片输出上升时间，Tmeas为示波器带宽引入的上升时间。
- 计算临界长度：L_crit = Tr_eff × v / 6（经验法则，取上升沿的1/6作为空间延伸）。
- 对比实际走线长度：若L_actual > L_crit/6，则必须按传输线设计，控制Z₀。
- 提取阻抗：使用TDR（时域反射计）或VNA（矢量网络分析仪）测量实际PCB走线阻抗。
案例拆解：封装基板走线阻抗失配
某400G光模块DSP芯片，其SerDes TX输出到PCB走线之间经过一段封装基板走线。初始设计基板走线宽度为20μm，介质厚度为15μm，计算Z₀为42Ω单端。实际测试发现，该通道的TDR阻抗在封装与PCB交界处出现明显凹陷（降至35Ω），导致回波损耗在20GHz处达到-8dB，远超-10dB的设计目标。分析发现，基板走线下方有电源层开槽，破坏了参考平面连续性。解决方案是将走线移至完整参考平面区域，并将走线宽度调整为18μm，使Z₀恢复至40Ω。修改后，回波损耗改善至-14dB，眼图高度提升12%。
3.2 阻抗匹配与反射控制
核心原理
反射系数Γ = (Z_L - Z₀) / (Z_L + Z₀)，其中Z_L为负载阻抗。当Z_L = Z₀时，Γ=0，无反射。在光通信芯片中，阻抗匹配涉及三个层面：源端匹配（芯片输出阻抗）、传输线匹配（Z₀控制）和终端匹配（接收端端接）。对于高速SerDes，通常采用片内端接（如100Ω差分端接），以减少外部元件带来的寄生效应。反射的直接后果是振铃、过冲和欠冲，严重时导致接收端误码。
判断方法与操作流程
阻抗匹配的验证通常通过TDR测量完成：
- TDR阶跃响应：观察阻抗随时间的变化曲线，识别阻抗突变点（如过孔、连接器、焊盘）。
- 阻抗偏差容忍度：对于56Gbps NRZ，Z₀偏差应控制在±10%以内；对于112Gbps PAM4，应控制在±7%以内。
- 端接电阻精度：片内端接电阻精度通常为±20%，需通过校准电路（如IBIST）调整至目标值。
案例拆解：DSP芯片到光模块的阻抗匹配优化
某5nm DSP芯片驱动EML（电吸收调制激光器），输出阻抗设计为50Ω单端。实测发现，在25GHz处S11为-6.5dB，导致驱动波形过冲达28%。分析链路：DSP输出焊盘→封装走线（Z₀=48Ω）→PCB走线（Z₀=50Ω）→连接器（Z₀=45Ω）→柔性板（Z₀=52Ω）→EML等效阻抗（约40Ω）。关键失配点在连接器与柔性板交界处。解决方案：在连接器附近并联一个2.2pF电容到地，形成阻抗补偿网络，同时将柔性板走线加宽使Z₀降至48Ω。优化后S11降至-12dB，过冲降至12%，眼图张开度提升15%。
3.3 串扰：差分对内的耦合与抑制
核心原理
串扰是相邻信号线之间的电磁耦合。在光通信芯片中，串扰主要发生在：①差分对内部（P与N之间）；②相邻差分对之间；③高速信号与低速控制信号之间。近端串扰（NEXT）与远端串扰（FEXT）的机理不同：NEXT由入射波和反射波共同作用，幅度与耦合长度成正比；FEXT由传播速度差引起，与耦合长度和信号上升时间相关。对于差分信号，差分对内的耦合是有益的（共模抑制），而差分对间的耦合则是有害的。
| 串扰类型 | 产生机理 | 对光通信的影响 | 抑制手段 |
|---|---|---|---|
| NEXT（近端） | 容性+感性耦合 | 接收端噪声增大 | 增大间距、加屏蔽地孔 |
| FEXT（远端） | 速度差导致 | 时序抖动增加 | 等长设计、降低耦合长度 |
| 差分对内耦合 | P/N线间 | 共模噪声转换 | 控制差分间距/线宽比 |
判断方法与操作流程
串扰的评估通常通过以下步骤：
- 仿真提取：使用Ansys SIwave或Cadence Sigrity提取耦合区域的S参数。
- 计算串扰系数：SCC（近端串扰）和SFC（远端串扰）应分别低于-35dB和-40dB（对于PAM4）。
- 时域验证：在受害线上注入PRBS信号，测量受害线上的噪声峰值。
- 调整布线：若串扰超标，优先增大线间距（3W原则），其次考虑加屏蔽地孔。
案例拆解：DSP与Driver之间的串扰导致误码
某800G光模块中，DSP的TX差分对与RX差分对在PCB上平行走线长达15mm，间距仅0.2mm（约2W）。实测发现，当TX以112Gbps PAM4发送时，RX通道的BER从1e-6恶化至1e-3。通过频谱分析发现，RX信号中叠加了TX信号的谐波分量。进一步仿真确认，FEXT在30GHz处达到-28dB。解决方案：将TX与RX分属不同层，并以地平面隔离；同时将间距增大至0.35mm。修改后，FEXT降至-42dB，BER恢复至1e-8以下。此案例说明，在高速光通信中，串扰不仅是布线问题，还涉及层叠设计与参考平面完整性。
3.4 抖动与眼图：信号质量的最终度量
核心原理
抖动是信号边沿偏离理想位置的时域偏差，分为随机抖动（RJ）和确定性抖动（DJ）。RJ服从高斯分布，源于热噪声和散粒噪声；DJ包括数据相关抖动（DDJ）、占空比失真（DCD）和串扰引起的抖动。总抖动（TJ）通常以BER=1e-12为基准，TJ = DJ + 14×RJ（对于NRZ）。眼图则是将大量UI（单位间隔）的波形叠加显示，其张开度直接反映信号质量。眼高（Eye Height）与信噪比相关，眼宽（Eye Width）与抖动相关，掩码测试则用于快速判定是否符合规范。
判断方法与操作流程
抖动与眼图的测试流程如下：
- 使用实时示波器或采样示波器采集信号波形，设置合适的触发与时钟恢复。
- 测量眼图参数：眼高、眼宽、交叉点百分比、Q因子。
- 分解抖动：使用抖动分析软件（如Keysight N8840A）分离RJ与DJ，并识别DJ的来源（如DCD、ISI）。
- 掩码测试：将眼图与IEEE 802.3或OIF-CEI标准掩码比对，判定是否通过。
案例拆解：CDR失锁与抖动超标
某100G光模块接收端，CDR（时钟数据恢复）在高温（85℃）下出现失锁，误码率飙升。通过眼图测试发现，眼宽仅0.35UI（要求≥0.5UI），且抖动分解显示DJ占比达70%。进一步分析发现，电源纹波（100mVpp）通过LDO耦合至VCO的控制端，产生电源敏感抖动。解决方案：在VCO电源引脚增加10μF+100nF去耦电容，并优化LDO的反馈环路稳定性。修改后，DJ从12ps降至4ps，眼宽恢复至0.55UI，CDR在85℃下稳定锁定。此案例表明，抖动问题往往不是单一原因，需要从电源完整性、参考时钟质量和PCB布线多维度排查。
3.5 总结与工程复盘
本章六个概念构成了光通信芯片信号完整性的核心知识框架。传输线理论是基础，阻抗匹配是手段，反射与串扰是问题，抖动与眼图是度量。在实际项目中，应遵循“仿真先行、测试验证、迭代优化”的流程。以下为关键复盘要点：
| 设计阶段 | 关键动作 | 验收标准 |
|---|---|---|
| 原理图设计 | 确认片内端接、AC耦合电容位置 | 端接电阻精度±10% |
| PCB布局 | 差分对等长、间距≥3W、参考平面完整 | TDR阻抗偏差≤±7% |
| 仿真验证 | S参数提取、眼图仿真、串扰分析 | 眼高≥200mV，掩码裕量≥10% |
| 样机测试 | TDR、VNA、眼图仪、误码仪 | BER≤1e-12，TDECQ≤3.4dB |
在光通信芯片的实战中，信号完整性问题往往在系统级联调时才暴露，此时修改成本极高。因此，必须在芯片设计阶段就建立完整的SI仿真环境，将封装、PCB、连接器、光器件模型纳入统一通道仿真。只有将传输线、阻抗、反射、串扰、抖动、眼图这六个维度综合考量，才能确保光通信链路在高速率下稳定工作。