光通信芯片基础：光模块、光收发芯片、PAM4/NRZ调制与常见芯片架构

光通信芯片是光模块内部实现光电转换、信号调制与恢复的核心载体。理解光模块的封装形态、光收发芯片的功能边界、PAM4/NRZ调制的物理含义以及主流芯片架构，是进行信号完整性（SI）分析与设计的前提。本章从工程视角出发，梳理这些基础概念，并重点说明它们与SI测试、仿真和故障定位之间的映射关系。

2.1 光模块的封装形态与信号边界

光模块的封装形态直接决定了PCB上高速信号的走线空间、连接器引脚定义以及散热约束。当前主流封装包括QSFP-DD、OSFP、CFP2/CFP4和QSFP28。从SI角度看，封装形态影响三个关键参数：金手指引脚间距、信号-地引脚比例、以及模块内部PCB的层叠结构。例如，QSFP-DD提供8个高速通道，每个通道支持25Gbps NRZ或50Gbps PAM4，其金手指引脚间距为0.6mm，对PCB走线的线宽和间距提出了明确约束。

在信号边界划分上，光模块与主机板之间的接口通常定义为电接口规范，如IEEE 802.3cd和OIF-CEI-56G。这些规范定义了回波损耗（Return Loss）、插入损耗（Insertion Loss）和串扰（Crosstalk）的模板。SI工程师需要明确：模块内部的光电转换和信号调理由模块厂商负责，而主机板侧需要保证到连接器的通道满足规范要求。实际项目中，常见的问题是主机板走线过长导致高频衰减超标，或者连接器附近的地参考不连续造成阻抗突变。

2.2 光收发芯片的功能架构与SI相关模块

光收发芯片（通常称为DSP或CDR芯片）是光模块的核心。其内部架构主要分为TX路径和RX路径。TX路径负责将并行数据串行化、均衡预加重、驱动调制器；RX路径负责跨阻放大器（TIA）信号接收、连续时间线性均衡（CTLE）、判决反馈均衡（DFE）和时钟数据恢复（CDR）。从SI角度，芯片的封装基板、电源分配网络（PDN）和高速I/O接口是三个主要关注点。

现代光收发芯片普遍采用先进封装技术，如2.5D封装或倒装芯片（Flip-Chip）。这意味着芯片到BGA焊球的走线长度更短，但同时也带来了更密集的电源/地引脚分布。在电源完整性方面，DSP芯片通常需要多路独立电源域：模拟电源（AVDD）、数字电源（DVDD）、I/O电源（IOVDD）和PLL电源（PVDD）。每个电源域都需要在芯片附近放置合适的去耦电容，且不同电源域之间需要足够的隔离，避免开关噪声通过电源平面耦合到敏感模拟电路。

2.3 PAM4与NRZ调制的SI对比分析

NRZ（Non-Return-to-Zero）调制使用两个电平表示二进制数据，而PAM4（Pulse Amplitude Modulation 4-Level）使用四个电平表示两位数据。在相同波特率下，PAM4的传输速率是NRZ的两倍，但代价是信噪比（SNR）降低约9.6dB。这个SNR损失直接转化为对通道插入损耗、串扰和反射的更严格要求。

从SI测试角度看，NRZ信号使用传统眼图模板即可评估，而PAM4信号需要关注三个眼图（上、中、下）的张开度以及眼图线性度。PAM4信号对非线性失真更敏感，例如驱动器输出饱和、TIA的增益压缩等都会导致中间眼图塌陷。此外，PAM4信号的峰均比（PAPR）更高，对电源调制（PSMJ）的容忍度更低。

2.4 常见光模块芯片架构与SI设计要点

当前主流的光模块芯片架构分为三类：第一类是集成DSP的架构，适用于400G及以上速率；第二类是CDR+线性TIA架构，适用于100G-200G速率；第三类是纯模拟架构，适用于短距离、低功耗场景。不同架构对SI设计的要求差异显著。

集成DSP架构中，芯片通常采用BGA封装，高速信号从芯片引脚到模块PCB走线需要经过封装基板、BGA焊球和PCB过孔。这个路径上的阻抗不连续是SI设计的主要难点。建议在芯片BGA区域下方设计完整的参考地平面，并在所有高速过孔旁边放置接地过孔，形成回流路径。对于CDR+线性TIA架构，由于没有DSP的均衡补偿，通道的插入损耗预算必须更加保守，通常要求通道总损耗不超过10dB@Nyquist频率。

2.5 案例拆解：400G QSFP-DD模块的SI调试

某数据中心项目采用400G QSFP-DD光模块，主机板使用8通道×50Gbps PAM4信号。在实验室测试阶段，发现通道3和通道7的TDECQ值超标（>3.4dB），而其他通道正常。初步排查时，工程师首先检查了PCB走线长度，发现通道3和通道7的走线长度比其他通道长15mm，但这不足以解释如此大的性能差异。

进一步使用TDR（时域反射计）测量，发现通道3在距离连接器约12mm处存在明显的阻抗凹陷，阻抗值降至78Ω（目标100Ω差分）。通过X-ray检查，确认该位置下方有一个电源平面的分割槽，导致差分信号的参考平面不连续。通道7的问题则不同，TDR显示在芯片BGA区域存在阻抗尖峰（约115Ω），原因是该通道的BGA焊盘反焊盘（Anti-pad）设计过大，导致焊盘电容减小。

解决方案分为两步：对于通道3，在电源平面分割槽两侧增加缝合电容（0.1μF），并在走线层下方增加一条接地铜皮作为临时参考路径；对于通道7，修改PCB封装库中该BGA焊盘的反焊盘尺寸，从原来的0.3mm缩小至0.2mm。修改后重新流片验证，通道3的TDECQ从3.6dB降至2.8dB，通道7从3.5dB降至2.9dB，全部满足规范要求。

2.6 常见误区与设计复盘

在光通信芯片的SI设计中，存在几个常见误区。第一个误区是认为只要走线阻抗控制在±10%以内就能保证性能。实际上，对于56Gbps PAM4信号，阻抗偏差超过±5%就会导致明显的反射，建议控制在±5%以内。第二个误区是忽视电源完整性对信号质量的影响。PAM4信号对电源噪声极其敏感，电源纹波会直接调制到信号幅度上，导致眼图闭合。

第三个误区是过度依赖DSP的均衡能力。虽然DSP可以补偿部分通道损伤，但均衡能力是有限的。如果通道的插入损耗超过15dB，即使使用高级均衡算法，也无法恢复出干净的眼图。因此，在PCB设计阶段就要严格控制走线长度和过孔数量，为DSP留出足够的均衡余量。

总结而言，光通信芯片的SI设计需要从封装、调制方式、芯片架构和PCB设计四个维度综合考虑。建议在项目启动阶段就建立完整的SI预算表，明确每个环节的损耗、串扰和反射预算，并在设计过程中持续跟踪验证。