4. Verilog语法基础：模块结构、端口定义、数据类型与运算符

Verilog HDL 作为一种硬件描述语言，其核心思想是用代码描述硬件电路的结构和行为。与软件编程语言（如 C 语言）最大的不同在于，Verilog 代码在综合后会映射为实际的逻辑门、触发器和连线。因此，理解模块结构、端口定义、数据类型和运算符，是搭建数字逻辑系统的第一块基石。本章将围绕这四个核心要素展开，帮助您建立正确的硬件描述思维。

Verilog 模块内部结构关系图 module <模块名> 端口定义 input / output / inout 方向 + 位宽声明 数据类型 wire（连线）/ reg（寄存器） integer / parameter / 向量 功能描述 assign 连续赋值 always 过程块 / 实例化 外部信号 (激励/连接) 输出信号 (驱动外部) 一个模块 = 端口（对外接口） + 数据类型（内部连线/存储） + 功能描述（逻辑行为） 模块之间通过端口互联，构成层次化设计

4.1 模块结构：硬件设计的基本单元

在 Verilog 中，模块（module）是硬件描述的基本封装单位。一个完整的数字系统通常由多个模块通过端口连接而成，形成层次化设计。模块结构在语法上分为三个主要部分：模块声明、端口定义和功能描述。功能描述部分可以使用数据流建模（assign）、行为级建模（always）或结构化建模（实例化子模块）。

4.1.1 模块的语法骨架

module 模块名 (端口列表);
  // 1. 端口方向与类型声明
  input  wire [3:0] a;      // 4位输入
  output reg  [3:0] y;      // 4位输出，reg类型
  inout  wire     bidir;    // 双向端口
  
  // 2. 内部信号声明
  wire [3:0] temp;
  reg  [7:0] counter;
  parameter WIDTH = 8;      // 参数定义
  
  // 3. 功能描述
  assign temp = a ^ 4'b1010; // 连续赋值
  
  always @(posedge clk) begin
    counter <= counter + 1;
  end
  
  // 实例化子模块
  sub_module u_sub (.in(temp), .out(y));
  
endmodule
核心要点：模块的端口列表在声明时可以不指定方向，但在模块内部必须明确每个端口的方向（input/output/inout）。端口默认数据类型为 wire，若输出端口需要在 always 块中被赋值，则必须声明为 reg 类型。

4.2 端口定义：模块间的通信桥梁

端口是模块与外部环境交互的唯一通道。端口定义需要明确三个属性：方向（direction）、位宽（width）和数据类型（data type）。方向决定了信号的流向，位宽决定了数据线的数量，数据类型则影响赋值方式。

端口方向 关键字 典型用途 注意事项
输入 input 接收外部信号、数据、时钟 只能被读取，不能被赋值
输出 output 驱动外部负载、输出结果 可以是 wire 或 reg 类型
双向 inout 数据总线、I/O 引脚 需配合高阻态 z 使用，避免冲突

4.2.1 端口连接规则

在实例化模块时，端口连接有两种方式：按顺序连接和按名称连接。推荐使用按名称连接，因为这种方式可读性强，且不受端口顺序变化的影响。

// 按名称连接（推荐）
my_module u1 (
  .clk    (sys_clk),
  .rst_n  (sys_rst_n),
  .data_in(sw[3:0]),
  .data_out(led[3:0])
);
风险提示：inout 端口在 FPGA 设计中常用于三态缓冲器。使用时必须确保在任何时刻只有一个驱动源，否则会产生总线冲突，导致芯片损坏或逻辑错误。建议在内部使用高阻态控制逻辑。

4.3 数据类型：wire 与 reg 的本质区别

Verilog 中最核心的两种数据类型是 wire（线网型）和 reg（寄存器型）。理解它们的区别是避免语法错误和综合错误的关键。

  • wire 类型：用于描述组合逻辑中的物理连线。它由驱动源（如 assign 语句、门输出、模块输出端口）持续驱动。wire 不能存储值，只能反映当前的驱动电平。
  • reg 类型：用于描述具有存储特性的变量。它可以在 always 块中被赋值，并在赋值后保持该值直到下一次赋值。reg 并不一定对应硬件寄存器，在组合逻辑 always 块中，reg 综合后可能只是连线。

4.3.1 其他常用数据类型

数据类型 说明 典型应用
integer 32位有符号整数 循环变量、计数器（仿真用）
parameter 常量参数，编译时确定 定义位宽、状态编码、延时
localparam 局部参数，不可被外部修改 状态机状态定义
genvar 生成循环变量 generate 语句中的循环
经验法则：在 always 块中赋值的变量必须声明为 reg；在 assign 语句中赋值的变量必须声明为 wire。如果输出端口需要在 always 中赋值，则端口声明为 output reg；如果输出端口由 assign 驱动，则声明为 output wire。

4.4 运算符与表达式：硬件逻辑的数学表达

Verilog 运算符丰富，涵盖了算术、逻辑、位运算、关系运算和移位运算。在硬件描述中，运算符的综合结果直接对应逻辑门电路，因此需要关注位宽和符号性。

4.4.1 运算符分类与优先级

类别 运算符 示例 综合结果
算术 + - * / % a + b 加法器、乘法器（消耗资源）
位运算 & | ^ ~ a & b 与门、或门、异或门
逻辑 && || ! a && b 比较器 + 逻辑门（结果为1位）
关系 > < >= <= a > b 比较器（结果为1位）
移位 << >> a << 2 移位寄存器、乘法/除法（2的幂）
拼接 { } {a, b[3:0]} 位拼接，无额外逻辑
条件 ? : sel ? a : b 多路选择器

4.4.2 位宽与符号性规则

在表达式中，Verilog 会根据操作数的位宽自动扩展。无符号数运算时，高位补零；有符号数运算时，高位补符号位。为避免意外结果，建议在运算前明确位宽，必要时使用位宽扩展操作符。

wire [7:0] a = 8'hFF;
wire [7:0] b = 8'h01;
wire [8:0] sum;  // 9位结果，防止溢出

assign sum = {1'b0, a} + {1'b0, b}; // 手动扩展位宽
常见误区：在 always 块中使用阻塞赋值（=）和非阻塞赋值（<=）时，运算符的求值顺序不同。阻塞赋值是立即生效，非阻塞赋值是并行赋值。在时序逻辑中必须使用非阻塞赋值，否则综合出的电路会出现竞争冒险。

4.5 实战案例：4位加法计数器模块设计

下面通过一个完整的案例，将模块结构、端口定义、数据类型和运算符综合运用。该模块实现一个带异步复位的 4 位加法计数器，并输出计数溢出标志。

4.5.1 设计需求与接口定义

  • 输入：clk（时钟）、rst_n（低电平异步复位）、en（计数使能）
  • 输出：count[3:0]（计数值）、overflow（溢出标志，当计数从 15 回到 0 时拉高一个周期）

4.5.2 代码实现

module counter_4bit (
    input  wire       clk,
    input  wire       rst_n,
    input  wire       en,
    output reg  [3:0] count,
    output reg        overflow
);

// 参数定义
parameter MAX_COUNT = 4'd15;

// 时序逻辑：计数器核心
always @(posedge clk or negedge rst_n) begin
    if (!rst_n) begin
        count <= 4'b0000;
        overflow <= 1'b0;
    end
    else if (en) begin
        if (count == MAX_COUNT) begin
            count <= 4'b0000;
            overflow <= 1'b1;  // 产生溢出脉冲
        end
        else begin
            count <= count + 1'b1;
            overflow <= 1'b0;
        end
    end
    else begin
        overflow <= 1'b0;  // 未使能时清零溢出标志
    end
end

endmodule

4.5.3 案例分析

设计要点 实现方式 硬件映射
异步复位 negedge rst_n 触发 复位引脚连接到触发器异步复位端
计数使能 en 信号控制累加 使能信号控制时钟门控或数据选择
溢出检测 count == MAX_COUNT 4输入与门比较器
非阻塞赋值 <= 用于所有时序赋值 避免竞争，保证寄存器同步更新
复盘经验：在仿真时，可以通过设置 en 为高电平，观察 count 从 0 到 15 循环变化，同时 overflow 在计数回绕时产生一个时钟周期的高脉冲。若在综合时发现资源占用过高，可考虑将 MAX_COUNT 参数化，以便复用。

4.6 常见误区与设计规范总结

初学者在编写 Verilog 时容易犯以下错误，需要特别注意：

  1. 混淆 wire 与 reg：在 assign 语句中对 reg 赋值，或在 always 块中对 wire 赋值，都会导致编译错误。
  2. 位宽不匹配：将 8 位信号赋给 4 位端口，会截断高位数据，造成逻辑错误。建议使用位宽拼接或扩展。
  3. 阻塞赋值用于时序逻辑：在 always @(posedge clk) 中使用 = 赋值，会导致仿真结果与综合结果不一致。
  4. 缺少默认值：在组合逻辑 always 块中，如果某些分支未赋值，会生成锁存器（Latch），而非预期逻辑。
  5. 整数溢出：在循环或计数中使用 integer 类型时，注意 32 位有符号范围，避免死循环。
设计规范建议：① 信号命名采用小写加下划线，如 data_in；② 参数使用大写，如 DATA_WIDTH；③ 每个 always 块只描述一个逻辑功能；④ 组合逻辑使用阻塞赋值，时序逻辑使用非阻塞赋值；⑤ 所有模块必须有明确的复位策略。

通过本章的学习，您已经掌握了 Verilog 模块的基本骨架、端口连接方法、核心数据类型以及运算符的使用规则。这些知识是后续学习状态机、接口协议和复杂数字系统设计的基础。在实际工程中，建议多阅读成熟的开源 IP 代码，模仿其模块划分和端口定义风格，逐步形成自己的硬件描述习惯。

← 上一章 📖 返回目录 下一章 →