所属分类：芯片半导体与FPGA 当前为单品课程，可返回上一级继续浏览同方向资料。
← 返回上一级
← 返回所属目录 咨询 / 购买

Synopsys SpyGlass早期设计检查入门到精通

共计 30 章节
点击此处阅读海量试读课程：100+行业、1000+细分领域
01
课程导入
学习目标 · 课程结构 · SpyGlass在芯片设计流程中的定…
课程导入学习目标
02
SpyGlass环境搭建
安装步骤 · 许可证配置 · 环境变量设置
SpyGlass环境搭建
03
SpyGlass基本概念
设计读取 · 规则库 · 目标（goal）
SpyGlass基本概念
04
设计输入与准备
支持的设计格式（RTL · 网表） · 设计读取命令
设计输入准备
05
SpyGlass图形界面（GUI）入门
界面布局 · 工程创建 · 运行检查
SpyGlassGUI
06
命令行模式（Tcl）基础
常用Tcl命令 · 脚本编写入门 · 批处理运行方式
Tcl命令行模式
07
规则库与目标（Goal）详解
常用目标（如lint · CDC · RTL
Goal规则库
08
Lint检查入门
语法检查 · 编码风格检查 · 可综合性检查的基本流程与报告解读
Lint检查入门
09
可综合性检查（Synthesis Check）
识别不可综合代码 · 综合警告分析 · 修复方法
SynthesisCheck
10
跨时钟域（CDC）检查基础
CDC问题概述 · SpyGlass CDC检查流程 · 常见违例类型
CDC跨时钟域
11
CDC检查进阶
同步器识别 · 时钟域分组 · 异步FIFO验证
CDC检查进阶
12
复位检查（Reset Check）
复位策略 · 复位同步 · 复位树分析
ResetCheck
13
DFT（可测试性设计）检查
扫描链插入前检查 · 测试点插入 · DFT规则验证
DFT可测试性设计
14
功耗检查（Power Check）
低功耗设计意图（UPF/CPF）导入 · 功耗优化建议 · 功耗违例分析
PowerCheck
15
约束检查（Constraint Check）
SDC约束一致性 · 时序约束完整性 · 约束冲突检测
ConstraintCheck
16
形式验证（Formal Verification）衔接
SpyGlass与Formality… · 等价性检查预分析
FormalVerification
17
规则定制与开发
使用SpyGlass规则开发语言（如…
规则定制开发
18
脚本自动化
使用Tcl/Python编写自动化检… · 批量处理多个设计 · 集成到CI/CD
脚本自动化Tcl/Python
19
报告分析与调试技巧
报告过滤 · 排序 · 定位源码
报告分析调试技巧
20
案例实战一
RTL Lint检查实战——从读取设…
案例实战一RTL
21
案例实战二
CDC检查实战——分析一个多时钟域设…
案例实战二CDC
22
案例实战三
复位检查实战——处理异步复位同步释放… · 确保复位可靠性
案例实战三复位检查实战
23
案例实战四
DFT检查实战——为设计添加扫描链并…
案例实战四DFT
24
案例实战五
功耗检查实战——使用UPF文件进行低…
案例实战五UPF
25
常见问题与解决方案
设计读取失败 · 库缺失 · 规则误报
常见问题解决方案
26
性能优化
大型设计的检查加速方法 · 分布式运行 · 内存管理
性能优化大型设计的检查加…
27
与其他EDA工具集成
与VCS · Design Compiler · PrimeTime等工具的数据交互与…
EDA其他
28
项目实战
从零开始为一个真实设计建立SpyGl… · 包括规则选择 · 脚本编写
项目实战SpyGl
29
最佳实践与设计规范
总结SpyGlass使用中的最佳实践 · 团队协作规范 · 检查结果管理
最佳实践设计规范
30
综合提升与认证准备
高级技巧 · 常见面试题 · SpyGlass认证考试要点
综合提升认证准备