2、PCB基础与设计流程：PCB类型、层叠结构、设计流程（原理图→布局→布线→输出）、关键术语（焊盘、过孔、走线、铜箔等）

PCB（Printed Circuit Board，印制电路板）是电子产品的物理载体与电气互连核心。作为硬件工程师，理解PCB的类型划分、层叠结构以及从原理图到制造输出的完整设计流程，是确保产品功能、信号完整性、可制造性与成本可控的基石。本章将系统梳理这些基础概念，并深入解析焊盘、过孔、走线、铜箔等关键术语的工程内涵，帮助您建立从设计到制造的全链路认知框架。

上图展示了PCB设计的基础知识框架：左侧为从原理图到设计输出的四大核心流程，右侧分别对应PCB类型分类、关键术语以及典型4层板的层叠结构。这张图将作为本章内容展开的“地图”，后续各节将逐一深入剖析。

2.1 PCB类型与选型决策

核心原理：按层数与基材划分的工程逻辑

PCB的分类维度直接决定了其电气性能、机械强度、制造成本与应用场景。从层数维度看，单面板仅有一层导电铜箔，适用于收音机、电源适配器等低密度互连产品；双面板在基板两面均有铜箔，通过过孔实现电气连接，是消费电子（如LED驱动板、简单控制板）的主流选择；多层板（4层及以上）则通过内层电源/地层设计，为高速信号提供完整的参考平面，是通信设备、服务器、汽车电子等复杂系统的必备方案。从基材维度看，FR-4（玻璃纤维环氧树脂）因其良好的绝缘性、机械强度与性价比，覆盖了绝大多数应用场景；柔性板（FPC）采用聚酰亚胺等材料，可弯曲折叠，用于摄像头模组、可穿戴设备；高频板（如Rogers系列）具有稳定的介电常数与低损耗因子，用于5G天线、雷达模块。

判断方法：选型决策矩阵

选型时需综合评估：信号速率（>100MHz建议至少4层）、EMC认证要求（辐射敏感产品优先多层）、结构空间（超薄设备考虑FPC）、量产成本（消费电子对BOM成本极度敏感）。

案例拆解：智能家居网关的PCB选型

某智能家居网关项目，主控为四核ARM处理器，集成Wi-Fi 6与蓝牙模块，DDR4内存接口速率达1600MT/s。初始方案采用双面板设计以控制成本，但在EMC预测试中，辐射超标6dB。分析发现：双面板缺乏完整地平面，DDR数据线回流路径被割裂，形成大面积电流环路。整改措施：改为4层板（信号-地-电源-信号层叠），DDR区域布线阻抗控制50Ω±10%，辐射测试最终通过且余量大于3dB。成本增加约4.5元/片，但避免了后续屏蔽罩（约2元）与磁珠（约0.5元）的额外成本，且量产良率提升2%。复盘经验：当信号速率超过100MHz或存在高速并行总线时，应优先选择4层及以上方案，而非在双面板上过度依赖“包地”等补救措施。

常见误区与总结

2.2 层叠结构设计：从“搭积木”到“系统工程”

核心原理：层叠是PCB的“骨架”与“血脉”

层叠结构定义了铜箔层、绝缘介质层、阻焊层和丝印层的排列顺序与厚度。其核心设计原则包括：信号层紧邻参考平面（确保回流路径最短）、电源与地平面紧密耦合（利用层间电容抑制电源噪声）、对称层压（防止板翘曲）。以最常用的4层板为例，推荐层叠为：TOP（信号）→ GND（地）→ POWER（电源）→ BOTTOM（信号）。这种结构使顶层信号以底层地平面为参考，底层信号以电源平面为参考（需保证电源平面完整），同时电源与地平面间距仅约0.1mm，形成约数百pF的分布式去耦电容。

操作流程：层叠设计的5个关键步骤

1. 确定层数：根据布线密度、信号完整性需求、成本预算初步确定。
2. 规划平面层：至少保留一个完整地平面，电源平面根据电源轨数量分割（如3.3V、5V、1.8V区域）。
3. 选择介质厚度：信号层到参考平面的间距决定阻抗。例如，50Ω单端走线在FR-4（εr=4.2）下，线宽6mil时，介质厚度需约4mil。
4. 对称性检查：确保层压结构上下对称，避免因热应力导致板翘。
5. 与板厂沟通：确认最小线宽/线距能力、钻孔纵横比（板厚/孔径≤10:1）等工艺极限。

实战场景：6层板层叠优化案例

某FPGA数据采集板，包含DDR3、千兆以太网、ADC模拟前端。初始6层层叠为：TOP→GND→SIG1→SIG2→POWER→BOTTOM。调试中发现模拟采集噪声偏大，示波器测量ADC供电纹波达80mV。分析认为：SIG1与SIG2相邻，且SIG2上的高速数字信号（以太网）对SIG1上的模拟信号产生串扰。优化方案：将层叠调整为TOP→GND→SIG1（模拟）→POWER→SIG2（数字）→BOTTOM，并在POWER层与SIG2之间增加一个完整地平面（改为7层或调整层序）。最终采用6层方案：TOP→GND→SIG1（模拟）→POWER→GND→SIG2（数字），模拟区噪声降至15mV。关键教训：模拟与数字信号必须由参考平面隔离，不能仅依赖走线间距。

常见误区与总结

2.3 设计流程详解：从原理图到制造文件的“四步走”

核心原理：流程是质量与效率的保障

标准PCB设计流程分为四个阶段：原理图设计→PCB布局→PCB布线→设计输出。每个阶段都有明确的输入、输出与评审节点。原理图阶段的核心是逻辑正确性与电气规则定义（如电源电压、信号方向）；布局阶段解决“器件放哪里”的问题，直接影响散热、EMC与可装配性；布线阶段解决“线怎么走”的问题，决定信号质量与制造良率；输出阶段则生成Gerber文件、钻孔文件、装配图等制造必需数据。

操作流程：各阶段关键任务清单

案例拆解：从原理图到打样的完整闭环

某工业传感器项目，要求在4周内完成改版。团队采用并行工程：原理图设计第1周完成，同时与结构工程师确认外壳尺寸，将连接器位置在布局阶段一次到位。布局阶段第2周完成，重点处理了电源模块的散热铜箔与隔离间距。布线阶段第3周完成，对CAN总线差分对采用100Ω阻抗控制，并保证等长误差±5mil。第4周输出制造文件，并附上阻抗测试条（用于板厂验证）。打样回来后，首板即通过功能测试，仅需调整一个去耦电容位置。复盘经验：流程的每个阶段都要设置“完成标准”，例如布局阶段必须完成关键器件位置锁定，避免布线阶段返工。

常见误区与总结

2.4 关键术语深度解析：焊盘、过孔、走线与铜箔

核心原理：术语背后的物理与制造意义

焊盘（Pad）是元器件焊接的铜箔区域，分为表贴焊盘（SMD）和通孔焊盘（PTH）。焊盘尺寸直接影响焊接可靠性——过小导致虚焊，过大则可能造成“立碑”或桥连。过孔（Via）用于连接不同层间的走线，由钻孔和孔壁铜层构成。按功能分为信号过孔、电源过孔和散热过孔；按工艺分为通孔、盲孔和埋孔。走线（Trace）是承载信号的铜箔路径，其宽度决定载流能力与阻抗特性。铜箔（Copper）是PCB的导电层，以盎司（oz）为单位，1oz铜箔厚度约35μm，载流能力约为1A/1mm宽度（温升10℃时）。

判断方法：关键参数速查表

实战场景：电源走线的载流能力计算

某DC-DC模块输出3.3V/2A，PCB采用1oz铜箔。根据经验公式，走线宽度（mil）= 载流（A）/0.05（温升10℃），计算得：2A/0.05=40mil。但考虑到模块周围环境温度较高（60℃），且走线较长（50mm），实际设计采用60mil线宽，并辅以铺铜散热。若走线过窄，将产生明显压降：电阻R=ρL/(W×t)，铜电阻率ρ=1.7×10⁻⁸Ω·m，L=0.05m，W=0.0015m（60mil），t=35μm，计算得R≈16mΩ，满载压降约32mV，在可接受范围内。关键提示：对于大电流路径，建议使用“铺铜+过孔阵列”的方式，而非单纯加宽走线。

常见误区与总结