首页
›
热销单品
›
芯片半导体与FPGA
›
《FPGA数字电路设计 可编程逻辑Verilog数字逻辑硬件设计》
所属分类:芯片半导体与FPGA
当前为单品课程,可返回上一级继续浏览同方向资料。
← 返回上一级
← 返回所属目录
咨询 / 购买
📘
FPGA数字电路设计 可编程逻辑Verilog数字逻辑硬件设计
共计 30 章节
点击此处阅读海量试读课程:100+行业、1000+细分领域
01
课程导入
FPGA发展历程 · 应用领域 · 课程目标与学习方法
课程导入
FPGA
02
数字逻辑基础
二进制 · 布尔代数 · 逻辑门
数字逻辑基础
二进制
03
可编程逻辑器件原理
FPGA内部结构(CLB · IOB · 布线资源
可编程逻辑器件原…
FPGA
04
Verilog语法基础
模块结构 · 数据类型 · 运算符
Verilog
语法基础
05
组合逻辑设计
always块 · assign语句 · case语句
组合逻辑设计
always
06
时序逻辑设计
触发器 · 寄存器 · 计数器
时序逻辑设计
触发器
07
有限状态机(FSM)
Moore与Mealy型 · 状态编码 · 状态转移图
FSM
有限状态机
08
Verilog测试平台(Testbench)
仿真概念 · initial块 · always块
Verilog
Testbench
09
仿真工具使用
ModelSim/Vivado Si… · 波形查看 · 调试技巧
仿真工具使用
ModelSim/Viv…
10
综合与实现
逻辑综合概念 · 综合约束 · 时序约束(时钟
综合
实现
11
FPGA开发流程
从设计输入 · 仿真 · 综合
FPGA
开发流程
12
常用接口设计
UART · SPI · I2C
常用接口设计
UART
13
时钟与复位设计
时钟分频 · 时钟使能 · 异步复位同步释放
时钟
复位设计
14
存储器设计
块RAM · FIFO · ROM的Verilog实现与IP核使…
存储器设计
RAM
15
IP核应用
Xilinx/Altera IP核生… · 配置 · 仿真与集成
IP
核应用
16
数字信号处理基础
乘法器 · 累加器 · FIR滤波器简单实现
数字信号处理基础
乘法器
17
状态机实战
交通灯控制器 · 序列检测器 · 自动售货机等案例
状态机实战
交通灯控制器
18
通信接口实战
UART收发模块设计与验证
通信接口实战
UART
19
SPI接口实战
SPI主从模式设计 · Flash读写控制
SPI
接口实战
20
I2C接口实战
I2C协议解析 · EEPROM读写控制
I2C
接口实战
21
VGA显示控制
VGA时序 · 图像显示 · 字符显示设计
VGA
显示控制
22
PS/2键盘鼠标接口
协议解析 · 数据读取与处理
PS/2
键盘鼠标接口
23
FPGA与ADC/DAC接口
高速数据采集 · 信号生成
FPGA
ADC/DAC
24
时序分析基础
建立时间 · 保持时间 · 时序路径
时序分析基础
建立时间
25
跨时钟域处理
亚稳态 · 同步器 · 异步FIFO
跨时钟域处理
亚稳态
26
低功耗设计
功耗来源 · 门控时钟 · 操作数隔离
低功耗设计
功耗来源
27
可测试性设计
扫描链 · BIST · 边界扫描(JTAG)基础
可测试性设计
扫描链
28
常见问题与调试
仿真与硬件不一致 · 毛刺 · 竞争冒险
常见问题
调试
29
综合项目实战
基于FPGA的简易计算器 · 数字时钟或信号发生器完整设计
综合项目实战
FPGA
30
课程总结与进阶路径
FPGA学习资源 · 后续方向(SoC · HLS
课程总结
进阶路径
所属VIP或分类
同VIP:3D-IC设计EDA工具链三维设计流程入门到精通
同VIP:3D-IC设计三维布局布线物理设计入门到精通
同VIP:3D-IC设计与Chiplet异构集成协同:从入门到精通