所属分类：芯片半导体与FPGA 当前为单品课程，可返回上一级继续浏览同方向资料。

← 返回上一级

← 返回所属目录咨询 / 购买

静态时序分析与修复从入门到精通

共计 30 章节

点击此处阅读海量试读课程：100+行业、1000+细分领域

静态时序分析（STA）的定义 · 在数字IC设计流程中的位置 · 学习路径与工具概览

课程导入STA

时序基础概念

时钟周期 · 建立时间 · 保持时间

时序基础概念时钟周期

时序路径与约束

时序路径的起点/终点类型（寄存器到寄… · 输入到寄存器等） · SDC约束文件的基本语法与常用命令

时序路径约束

标准单元库与工艺角

单元库的时序模型（NLDM/CCS） · 延迟计算 · 工艺角（PVT）对时序的影响

标准单元库工艺角

STA工具入门

主流工具（如PrimeTime · Tempus）的启动流程 · 读入设计

STA工具入门

时序报告解读

报告中的关键字段（slack · arrival time · required time）

时序报告解读slack

时钟约束与生成时钟

create_clock · create_generated_c… · 时钟分组

时钟约束生成时钟

输入输出路径约束

set_input_delay · set_output_delay · 外部驱动/负载建模

输入输出路径约束set

组合逻辑路径分析

组合逻辑延迟计算 · 逻辑级数 · 扇出与线负载模型对路径延迟的影响

组合逻辑路径分析组合逻辑延迟计算

时序例外（Exceptions）

false_path · multi_cycle_path · min/max_delay

Exceptions时序例外

时钟域交叉（CDC）与时序

异步时钟域 · 同步器 · CDC路径的STA处理与约束方法

CDC时钟域交叉

片上变化（OCV）与先进时序建模

OCV概念 · derate因子 · AOCV/POCV模型

OCV片上变化

时序收敛流程

从综合后到布局布线后的STA流程 · 各阶段时序报告对比 · ECO（工程变更单）流程概述

时序收敛流程STA

修复建立时间违例

常见方法（优化逻辑 · 插入缓冲器 · 调整时钟

修复建立时间违例常见方法

修复保持时间违例

保持时间违例的成因 · 修复方法（插入延迟单元 · 调整路径）

修复保持时间违例保持时间违例的成…

时钟树综合（CTS）与时序

CTS的目标 · 时钟树延迟/偏斜优化 · CTS后STA的检查与修复

CTS时钟树综合

功耗与电压降（IR Drop）对时序的影响

动态压降 · 静态压降 · 时序分析中的压降建模与修正

串扰（Crosstalk）与时序

串扰引起的延迟变化与噪声 · 串扰感知的STA · 修复串扰违例的方法

Crosstalk串扰

多模式多角（MMMC）分析

多模式（功能/测试） · 多角（工艺/电压/温度）组合 · MMMC设置与signoff策略

MMMC多模式多角

时序收敛的自动化脚本

Tcl脚本编写 · 批量报告生成 · 自动修复流程

时序收敛的自动化…Tcl

一个简单模块的完整STA流程——从R… · 包括约束编写 · 时序报告分析

案例实战STA

高速接口时序约束——DDR · SerDes等接口的时序约束与STA…

案例实战DDR

低功耗设计中的时序——多电压域 · 电平转换器 · 电源门控对STA的影响与处理

案例实战低功耗设计

时钟门控与异步电路时序——时钟门控检… · 异步复位/置位路径的STA处理

案例实战时钟门控

常见问题与调试技巧

时序违例的常见原因（约束错误 · 库问题 · 逻辑冗余）

常见问题调试技巧

STA与物理实现的协同

布局布线中的时序优化 · 时序驱动布局布线 · 与STA工具的交互

STA物理实现的协同

签核（Signoff）时序验证

signoff标准 · corner选择 · 时序收敛标准

STA与其他验证方法的关系

与动态仿真 · 形式验证 · 功耗分析

STA其他验证方法的关…

先进工艺与时序挑战

FinFET · 纳米工艺下的时序建模 · 工艺波动

先进工艺时序挑战

综合提升与项目实战

综合复习 · 完整项目实战（从约束到签核） · 常见面试题解析

综合提升项目实战