外延工艺基础：外延生长原理、常见外延技术（MOCVD、MBE、VPE等）及其应用场景
外延（Epitaxy）是指在单晶衬底上，按照衬底晶格的取向和结构，生长一层具有相同或特定晶体学关系的单晶薄膜的过程。这一层薄膜被称为外延层，其晶格结构是衬底晶格的延续或受控畸变。外延工艺是半导体器件制造的基石，无论是LED、激光器、功率器件、射频器件还是先进逻辑芯片，其核心性能都直接取决于外延层的晶体质量、掺杂浓度、厚度均匀性和界面陡峭度。理解外延生长的物理化学本质，掌握不同外延技术的适用边界，是进行缺陷预防与排除的前提。本章将系统梳理外延生长的核心原理、主流技术（MOCVD、MBE、VPE）的工艺特点及其典型应用场景，为后续章节的缺陷分析建立知识框架。
2.1 外延生长的核心原理
外延生长的本质是原子在单晶衬底表面的有序排列过程。从热力学角度看，外延层必须满足最小化体系自由能的条件；从动力学角度看，生长过程受表面扩散、原子吸附、成核与台阶流动等微观机制的共同支配。理解这些基本原理，是分析外延缺陷（如位错、层错、金字塔缺陷、表面丘疹等）形成机理的理论基础。
2.1.1 生长模式与晶格匹配
外延生长存在三种基本模式：层状生长（Frank-van der Merwe模式）、岛状生长（Volmer-Weber模式）和层-岛混合生长（Stranski-Krastanov模式）。层状生长时，外延层原子与衬底原子之间的结合力大于外延层原子间的结合力，逐层铺展，形成原子级平整的表面，这是制备高质量器件结构最理想的模式。岛状生长则发生在浸润性差的体系中，容易形成三维岛状结构，导致粗糙表面和高密度缺陷。层-岛混合生长常见于晶格失配较大的体系（如InAs/GaAs量子点），首层或几层以层状生长，随后因应变能积累转变为岛状生长。
晶格匹配是选择外延材料和设计缓冲层结构的核心参数。当外延层与衬底的晶格常数存在失配时，失配应变会通过形成失配位错来释放。例如，在硅衬底上生长GaN时，晶格失配高达约17%，必须采用AlN成核层和AlGaN渐变缓冲层来管理应变，否则会产生穿透至表面的高密度位错（典型值10⁹~10¹⁰ cm⁻²），严重劣化器件性能。
2.1.2 表面动力学过程
外延生长过程中的表面动力学包括：前驱体分子的吸附、表面迁移、分解、成核、台阶边缘附着以及副产物的脱附。其中，表面迁移率是决定晶体质量的关键参数。迁移率越高，原子越容易找到能量最低的晶格位置，从而减少点缺陷和位错。影响迁移率的因素包括衬底温度、表面覆盖度、台阶密度和表面活性剂（如Sb、Bi）的使用。例如，在MBE生长GaAs时，适当提高衬底温度（580~620°C）可以显著增加Ga原子的表面扩散长度，改善外延层的光学质量。
2.2 主流外延技术详解
根据前驱体形态、反应室压力、加热方式和生长机理的不同，外延技术主要分为三大类：MOCVD、MBE和VPE。每种技术都有其独特的优势、局限性和适用场景。下表从多个维度对这三种技术进行对比。
| 对比维度 | MOCVD | MBE | VPE / HVPE |
|---|---|---|---|
| 前驱体 | 金属有机源（TMGa, TMAl, TEGa等）+ 氢化物（NH₃, AsH₃, PH₃） | 固态源（Ga, Al, In, As, P）或气态源（AsH₃, PH₃）经裂解炉 | 卤化物（GaCl, InCl）+ NH₃（HVPE）；或SiH₂Cl₂（硅VPE） |
| 反应室压力 | 常压 ~ 低压（50~760 Torr） | 超高真空（10⁻¹⁰ ~ 10⁻⁸ Torr） | 常压 ~ 低压（100~760 Torr） |
| 生长温度 | 600 ~ 1100°C | 400 ~ 700°C（低温优势明显） | 900 ~ 1100°C（HVPE） |
| 生长速率 | 0.5 ~ 10 µm/h | 0.1 ~ 1 µm/h（慢） | 10 ~ 100 µm/h（极快） |
| 界面陡峭度 | 良好（可通过快速切换实现） | 极佳（原子级陡峭） | 一般（过渡层较宽） |
| 掺杂控制 | Si, Mg, C, Fe等，范围宽 | Si, Be, C等，精度高 | Si, Zn（HVPE掺杂较难） |
| 缺陷密度 | 位错 10⁵~10⁸ cm⁻²（GaN） | 位错 10³~10⁵ cm⁻²（GaAs） | 位错 10⁶~10⁸ cm⁻²（GaN） |
| 量产能力 | 强（多片机，适合量产） | 弱（单片或小批量） | 中（厚膜生长优势） |
| 主要应用 | LED、激光器、功率GaN、GaAs射频 | 量子阱、超晶格、HBT、HEMT研究 | GaN厚膜衬底、硅外延片 |
2.2.1 MOCVD：化合物半导体的量产主力
MOCVD（Metal-Organic Chemical Vapor Deposition）是目前化合物半导体产业中应用最广泛的外延技术。其核心原理是将三甲基镓（TMGa）、三甲基铝（TMAl）等金属有机源和NH₃、AsH₃等氢化物源通过高纯载气（H₂或N₂）输运至加热的衬底表面，在热解和化学反应作用下沉积出III-V族化合物薄膜。MOCVD的反应室通常采用冷壁设计，衬底通过石墨基座感应加热，温度控制精度可达±1°C。
MOCVD的优势在于：生长速率适中、组分和掺杂可精确调控、适合生长多层复杂结构（如量子阱、超晶格）、量产效率高。目前，LED外延片（GaN基蓝光/绿光）、GaN功率器件、GaAs射频器件、InP光通信器件等均以MOCVD为主要生产技术。然而，MOCVD也面临一些挑战：有机源成本高、部分源（如Mg）存在记忆效应、生长过程中产生的副产物（如碳杂质）需要精细控制。
2.2.2 MBE：超高真空下的原子级精雕
MBE（Molecular Beam Epitaxy）是在超高真空（UHV）环境下，将分子束或原子束直接喷射到加热衬底上进行外延生长的技术。其核心特点是生长速率极慢（约0.1~1 µm/h）、生长温度低、界面陡峭度可达原子级。MBE配备反射高能电子衍射（RHEED）原位监测系统，可以实时观察表面重构和生长模式，实现逐层生长控制。
MBE特别适合生长需要精确控制厚度和界面的结构，如高电子迁移率晶体管（HEMT）、异质结双极晶体管（HBT）、量子阱激光器、红外探测器等。其低温生长特性也使其成为生长含In、Sb等易挥发元素材料的首选。但MBE的缺点同样明显：设备昂贵、维护复杂、生长速率慢导致量产效率低、固态源需要定期补充。因此，MBE更多用于研发、特种器件和高端小批量生产。
2.2.3 VPE / HVPE：厚膜与硅外延的经典选择
VPE（Vapor Phase Epitaxy）是较早发展起来的外延技术，其中HVPE（Hydride Vapor Phase Epitaxy）以GaCl和NH₃为前驱体，在1000°C左右生长GaN厚膜，生长速率可达100 µm/h以上。HVPE主要用于制备自支撑GaN衬底，通过生长数百微米厚的GaN层后剥离蓝宝石衬底获得。此外，硅外延（Si epitaxy）通常采用SiH₂Cl₂或SiH₄在H₂载气中热解，在1150°C左右生长硅外延层，用于功率器件和双极型器件。
VPE技术的优势在于生长速率快、设备成本相对较低、适合厚膜生长。但其劣势也很明显：界面控制能力弱、掺杂切换速度慢、表面形貌控制不如MOCVD和MBE精细。因此，VPE在化合物半导体领域逐渐被MOCVD取代，但在硅外延和GaN厚膜衬底领域仍有不可替代的地位。
2.3 外延技术选择与缺陷预防的关联
外延技术的选择直接决定了缺陷的类型和密度。下表总结了不同技术下常见缺陷及其预防思路。
| 技术 | 常见缺陷 | 主要成因 | 预防措施 |
|---|---|---|---|
| MOCVD | V型坑（V-pits）、金字塔缺陷、碳杂质 | 位错露头、生长温度波动、有机源分解不完全 | 优化缓冲层结构、精确控温、提高V/III比 |
| MBE | 椭圆缺陷（oval defects）、表面丘疹 | Ga液滴、源炉喷射不均匀、衬底表面残留氧化物 | 严格除气、控制生长温度、优化源炉温度梯度 |
| HVPE | 裂纹、厚膜翘曲、多晶颗粒 | 热失配、生长速率过快、气流分布不均 | 渐变缓冲层、降低生长速率、优化反应室流场 |
2.4 实战场景：GaN功率器件外延技术选型与缺陷控制
以GaN功率HEMT器件为例，其外延结构通常为：Si（111）衬底 → AlN成核层（100~200 nm）→ AlGaN渐变缓冲层（1~2 µm）→ GaN沟道层（1~2 µm）→ AlGaN势垒层（20~30 nm）→ GaN帽层（2~3 nm）。该结构对缺陷控制的要求极高，因为任何穿透位错或裂纹都会导致漏电增加和击穿电压下降。
初始现象与目标：某功率器件产线在开发650V GaN HEMT时，发现器件动态导通电阻（Ron）退化严重，且良率仅为72%。失效分析显示，外延片表面存在大量V型坑（密度约5×10⁶ cm⁻²），且缓冲层漏电偏高。
分析判断过程：通过AFM和TEM表征，确认V型坑起源于AlN成核层与GaN缓冲层界面处的位错露头。进一步分析发现，MOCVD生长过程中，AlN成核层生长温度偏低（850°C），导致成核密度不均匀，形成高密度位错。同时，缓冲层生长时V/III比设置过高（3000），导致碳杂质掺入增加，缓冲层绝缘性下降。
实际操作步骤：
- 将AlN成核层温度从850°C提升至980°C，并优化成核层厚度至150 nm，使成核岛合并更完全。
- 调整缓冲层V/III比从3000降至1200，同时将生长压力从200 Torr降至100 Torr，减少碳掺入。
- 在GaN沟道层中引入Fe掺杂补偿，将缓冲层漏电从10⁻⁵ A降至10⁻⁸ A。
- 增加一层5 nm的AlN插入层在GaN沟道层与AlGaN势垒层之间，抑制合金散射。
结果对比：优化后，V型坑密度降至3×10⁵ cm⁻²（降低一个数量级），动态Ron退化从35%降至8%，良率提升至91%。但代价是生长时间增加了约15%（因缓冲层生长速率降低），单片成本上升约8%。
复盘经验：GaN外延缺陷控制的关键在于“源头管理”——成核层的质量决定了后续所有层的位错密度。温度、V/III比、压力三者必须协同优化，不能孤立调整。此外，缓冲层漏电与碳杂质浓度直接相关，需要通过二次离子质谱（SIMS）定期监控。
2.5 常见误区与总结复盘
在外延工艺的学习和实践中，工程师常陷入以下误区：
- 误区一：认为生长速率越快越好。实际上，过快的生长速率会降低原子表面迁移时间，增加点缺陷和位错密度。对于高质量器件结构，应优先保证晶体质量而非产量。
- 误区二：忽视衬底表面预处理。衬底表面的氧化物、有机物残留和颗粒污染是外延缺陷的重要来源。MBE中的“脱氧”步骤和MOCVD中的“高温烘烤”都是必不可少的。
- 误区三：将MOCVD和MBE视为完全替代关系。两者各有优势，MOCVD适合量产和厚膜，MBE适合超薄层和界面敏感结构。选型应基于器件需求而非个人偏好。
- 误区四：忽略反应室本底真空和气氛纯度。MOCVD反应室的氧和水含量若高于1 ppm，会导致深能级缺陷和补偿掺杂，严重影响器件性能。