4、FSM的类型划分：Moore机与Mealy机的区别、优缺点、适用场景及代码示例

有限状态机（FSM）是数字系统设计与嵌入式软件建模中最基础也最核心的模型之一。在实际工程中，FSM 并非只有一种实现形态，而是根据输出信号与当前状态、输入信号之间的依赖关系，划分为两大经典类型：Moore 型状态机与 Mealy 型状态机。这两种模型在输出时序、状态编码、组合逻辑复杂度、时序收敛难度以及功耗表现上存在显著差异。理解它们的本质区别，是进行状态机选型、RTL 编码、协议解析、控制逻辑设计以及软件状态管理的前提。本章将从核心原理、判断方法、案例拆解、常见误区四个维度，系统剖析 Moore 机与 Mealy 机的工程特性。

Moore 机与 Mealy 机结构对比与输出时序特征 Moore 状态机 输入 X 次态逻辑 (组合) 状态寄存器 (时钟驱动) 输出逻辑 (仅状态) 输出 Z 输出变化时刻：状态更新后 输出与输入无直接路径 典型延迟：1 个时钟周期 Mealy 状态机 输入 X 次态逻辑 (组合) 状态寄存器 (时钟驱动) 输出逻辑 (状态+输入) 输出 Z 输出变化时刻：输入变化后立即 输出与输入存在直接组合路径 典型延迟：组合逻辑延迟（<1周期）

4.1 核心原理：输出与状态、输入之间的耦合关系

Moore 机（以 Edward F. Moore 命名）的核心特征是：输出仅由当前状态决定，与输入信号无直接组合路径。其结构模型为：次态逻辑（组合逻辑）根据当前状态和输入计算下一个状态，状态寄存器在时钟边沿锁存次态，输出逻辑（组合逻辑）仅对当前状态进行译码产生输出。这意味着输出信号在状态转换完成后才稳定，且在一个状态周期内保持不变。

Mealy 机（以 George H. Mealy 命名）的核心特征是：输出由当前状态和当前输入共同决定。其结构模型中，输出逻辑同时接收状态寄存器的输出和外部输入信号，因此输出可以在输入变化的同一时刻立即响应，无需等待下一个时钟边沿。这种特性使得 Mealy 机在响应速度上优于 Moore 机，但也引入了组合逻辑毛刺和时序收敛的挑战。

从时序角度看，Moore 机的输出延迟固定为“时钟到 Q 延迟 + 输出译码延迟”，而 Mealy 机的输出延迟为“输入变化到输出变化的组合逻辑延迟”。在高速数字设计中，Mealy 机的组合逻辑路径往往跨越多个逻辑层级，容易成为时序关键路径。

4.2 判断方法：如何快速识别一个状态机是 Moore 还是 Mealy

在阅读 RTL 代码、状态转移图或状态表时，可以通过以下三个步骤快速判断类型：

  1. 检查输出表达式的输入变量：如果输出赋值语句（如 assign out = ... 或 always @(*) 块）中引用了输入信号（如 in、data_valid），则为 Mealy 机；若输出仅引用状态变量（如 state、current_state），则为 Moore 机。
  2. 观察状态转移图上的输出标注位置：若输出标注在状态圆圈内部（如 S0/out=0），则为 Moore 机；若输出标注在转移箭头上（如 S0 --in=1/out=1--> S1），则为 Mealy 机。
  3. 分析输出变化的时间点：在仿真波形中，若输出仅在时钟边沿后变化，则为 Moore 机；若输出在输入变化的瞬间（非时钟边沿）立即跳变，则为 Mealy 机。
判断维度Moore 机Mealy 机
输出依赖仅当前状态当前状态 + 当前输入
输出变化时刻时钟边沿后输入变化后立即
状态数通常较多（需为每个输出组合设置状态）通常较少（输出随输入动态变化）
组合逻辑复杂度输出译码简单，次态逻辑较简单输出逻辑复杂，路径延迟大
时序收敛难度较容易（输出路径短）较困难（输入到输出路径长）
毛刺风险低（输出在状态稳定后有效）高（输入变化瞬间可能产生毛刺）
典型应用控制通路、安全关键逻辑、协议状态机数据通路、高速响应接口、流水线控制

4.3 案例拆解：序列检测器的两种实现对比

以经典的“1011 序列检测器”为例，该电路检测输入比特流中是否出现连续的 1011 模式，检测到后输出高电平。输入为 din（1 bit），输出为 detected（1 bit）。

Moore 机实现：需要 5 个状态（IDLE、S1、S10、S101、S1011），每个状态对应一个确定的输出值。例如，仅在 S1011 状态输出 detected=1，其余状态输出 0。状态转移逻辑需要根据输入 din 和当前状态决定下一状态。其 Verilog 代码如下：

// Moore 机：1011 序列检测器
module seq_detector_moore(
    input clk, rst_n, din,
    output reg detected
);
    localparam IDLE=3'd0, S1=3'd1, S10=3'd2, S101=3'd3, S1011=3'd4;
    reg [2:0] state, next_state;
    
    always @(posedge clk or negedge rst_n) begin
        if (!rst_n) state <= IDLE;
        else state <= next_state;
    end
    
    always @(*) begin
        case (state)
            IDLE: next_state = din ? S1 : IDLE;
            S1:   next_state = din ? S1 : S10;
            S10:  next_state = din ? S101 : IDLE;
            S101: next_state = din ? S1011 : S10;
            S1011: next_state = din ? S1 : S10;
            default: next_state = IDLE;
        endcase
    end
    
    always @(*) begin
        case (state)
            S1011: detected = 1'b1;
            default: detected = 1'b0;
        endcase
    end
endmodule

Mealy 机实现：仅需 4 个状态（IDLE、S1、S10、S101），输出 detected 在状态 S101 且输入 din=1 时立即拉高，无需等待进入 S1011 状态。其 Verilog 代码如下：

// Mealy 机：1011 序列检测器
module seq_detector_mealy(
    input clk, rst_n, din,
    output reg detected
);
    localparam IDLE=2'd0, S1=2'd1, S10=2'd2, S101=2'd3;
    reg [1:0] state, next_state;
    
    always @(posedge clk or negedge rst_n) begin
        if (!rst_n) state <= IDLE;
        else state <= next_state;
    end
    
    always @(*) begin
        case (state)
            IDLE: next_state = din ? S1 : IDLE;
            S1:   next_state = din ? S1 : S10;
            S10:  next_state = din ? S101 : IDLE;
            S101: next_state = din ? S1 : S10;
            default: next_state = IDLE;
        endcase
    end
    
    always @(*) begin
        if (state == S101 && din == 1'b1)
            detected = 1'b1;
        else
            detected = 1'b0;
    end
endmodule

对比分析：Mealy 机比 Moore 机少一个状态，节省了 1 个触发器；但 Mealy 机的输出逻辑中引入了 din 信号，导致输出路径上存在组合逻辑延迟。在仿真中可以看到，Mealy 机的 detected 信号在输入 din=1 的同一时刻（非时钟边沿）立即拉高，而 Moore 机需要等到下一个时钟边沿进入 S1011 状态后才拉高。若系统时钟频率较高，Mealy 机的组合逻辑路径可能成为时序瓶颈，需要插入流水线寄存器或优化逻辑层级。

工程经验：在 FPGA 或 ASIC 设计中，若状态机输出需要驱动外部同步接口（如 AXI 握手信号、DDR 命令总线），建议优先使用 Moore 机，因为其输出与时钟严格同步，便于时序分析和约束。若状态机用于内部数据通路中的快速判定（如 FIFO 空满标志、流水线旁路控制），Mealy 机可以减少一个周期的响应延迟，但必须仔细检查组合逻辑毛刺是否会影响下游功能。

4.4 常见误区与总结复盘

误区一：认为 Mealy 机一定比 Moore 机“快”。实际上，Mealy 机的输出响应更快（组合逻辑延迟），但整个状态机的最高工作频率可能更低，因为输入到输出的组合逻辑路径往往很长，限制了时钟频率。Moore 机虽然输出晚一个周期，但关键路径通常更短，可能达到更高的时钟频率。

误区二：忽略 Mealy 机的毛刺问题。由于输出直接由输入组合逻辑驱动，当输入信号存在抖动或异步变化时，输出会产生毛刺。若输出连接到时钟使能、异步复位或跨时钟域信号，可能导致功能错误。解决方法是增加输出寄存器（将 Mealy 输出打一拍），但这会使其退化为 Moore 行为。

误区三：状态编码方式混淆。Moore 机和 Mealy 机都可以使用二进制编码、格雷码或独热码。选择编码方式时，应关注状态转移的相邻性、功耗和逻辑复杂度，与 Moore/Mealy 类型无关。例如，高速状态机常用独热码减少译码逻辑，但触发器数量较多。

误区四：在软件状态机中盲目套用硬件概念。在嵌入式 C 语言状态机中，Moore 机对应“状态-动作”模式（输出在状态入口执行），Mealy 机对应“状态-转移-动作”模式（输出在转移条件满足时执行）。软件中 Mealy 机更容易实现，但要注意避免在同一个状态内多次执行输出动作导致重复触发。

总结复盘：选择 Moore 机还是 Mealy 机，本质是在响应速度、时序收敛、状态数量、毛刺风险之间做权衡。对于安全关键系统（如汽车电子、医疗设备），推荐 Moore 机以保证输出的确定性；对于高性能数据通路（如网络包处理、SerDes 链路控制），Mealy 机可以显著降低延迟。在实际工程中，也常见混合设计：核心状态机采用 Moore 结构，在输出端口增加 Mealy 型组合逻辑进行快速旁路判定。无论采用哪种类型，都必须通过形式化验证或仿真充分覆盖所有状态转移路径，确保输出行为符合设计规格。

← 上一章 📖 返回目录 下一章 →