📚 课程目录第3章 SerDes系统架构

3、SerDes系统架构：发送端、接收端、时钟恢复、编解码、通道模型与均衡器在链路中的位置

SerDes（Serializer/Deserializer）系统并非一个单一功能的芯片模块，而是一条完整的信号传输链路。理解这条链路的整体架构，是进行均衡算法调优的前提。许多工程师在调试时只关注均衡器的抽头系数，却忽略了发送端预加重与接收端CTLE（连续时间线性均衡器）之间的协同关系，或者忽视了时钟恢复电路对均衡器收敛结果的影响。本章将从系统级视角，拆解SerDes链路的各个功能模块，明确均衡器在其中的物理位置与信号流向，为后续章节的算法推导和实战调优建立全局框架。

3.1 发送端架构：预加重与FFE的工程实现

发送端（TX）的核心任务是将并行数据转换为高速串行比特流，并通过驱动级输出到传输介质。在高速率下（如PCIe 5.0的32GT/s或IEEE 802.3ck的112Gbps），发送端必须对信号进行预整形，以补偿即将面临的通道损耗。这种预整形通常由FFE（前馈均衡器）实现，其本质是一个有限冲激响应（FIR）滤波器。

核心原理：FFE通过调整当前比特及其前后相邻比特的幅度权重，在发送端人为地引入高频分量增强。例如，一个3抽头FFE的输出电压可表示为：

V_out(t) = C_{-1}·V(t+T) + C_0·V(t) + C_{+1}·V(t-T)

其中C_-1为前标抽头（pre-cursor），C₀为主抽头，C₊₁为后标抽头（post-cursor）。通常C₀最大，C_-1和C₊₁为负值，用于抵消通道的符号间干扰（ISI）。

判断方法：在工程调试中，判断FFE设置是否合理，最直接的方法是观察发送端眼图。若眼图张开度不足且存在明显的过冲/下冲，说明预加重深度不够；若眼图出现"双眼皮"现象（即主眼旁边出现小眼），则说明抽头系数比例失调。更精确的方法是使用误码率扫描（BER contour）来评估不同抽头组合下的链路裕量。

经验提醒：FFE的抽头数量并非越多越好。在PCB走线较短（<10cm）且速率低于25Gbps时，3抽头FFE通常足够；但在长走线（>30cm）或背板应用中，5抽头FFE能提供更精细的补偿。但每增加一个抽头，功耗和复杂度都会上升，且对时钟抖动更敏感。

3.2 接收端架构：CTLE、DFE与CDR的协同

接收端（RX）是均衡算法的主战场。信号经过通道衰减后，到达接收端的幅度可能仅为发送端的10%~30%，且高频分量严重衰减。接收端需要依次通过CTLE、DFE和CDR三个关键模块恢复出干净的比特流。

CTLE（连续时间线性均衡器）：这是一个模拟滤波器，提供与通道损耗相反频率响应的增益曲线。CTLE的核心参数是低频增益（DC gain）、高频提升（peaking）和零极点位置。其作用是放大高频信号，但同时也放大了高频噪声，因此CTLE的增益不能无限提高。

DFE（判决反馈均衡器）：DFE利用已判决的比特来消除后续比特的ISI。其核心优势是不放大噪声，因为反馈的是数字判决结果。DFE的抽头系数直接对应通道的脉冲响应尾部。例如，1抽头DFE的系数d₁表示当前比特对下一个比特的干扰量。

CDR（时钟数据恢复）：CDR从接收到的数据边沿中提取时钟信号，并调整采样相位。CDR的环路带宽决定了其对抖动和频率偏移的跟踪能力。若CDR带宽过窄，则无法跟踪发送端的频率漂移；若过宽，则会将数据中的高频抖动引入采样时钟，降低时序裕量。

模块	主要作用	关键参数	调优优先级
CTLE	高频补偿，线性放大	低频增益、高频提升、零极点	先于DFE调整
DFE	消除后标ISI，不放大噪声	抽头数、系数值、收敛步长	CTLE之后调整
CDR	恢复时钟，确定采样点	环路带宽、相位步进、锁定范围	与均衡器联合调优

3.3 通道模型与均衡器位置的工程映射

通道模型是连接发送端与接收端的桥梁。在SerDes设计中，通道通常用S参数（散射参数）描述，其中S₂₁表示插入损耗，S₁₁表示回波损耗。通道的脉冲响应可以通过对S参数做逆傅里叶变换获得，而均衡器的设计目标就是使"通道+均衡器"的联合脉冲响应逼近理想冲激函数。

操作流程：在工程实践中，均衡器调优通常遵循以下步骤：

通道表征：使用VNA（矢量网络分析仪）测量通道S参数，提取插入损耗曲线和脉冲响应。
初步设置：根据通道损耗（如10dB@Nyquist频率），估算CTLE的高频提升量（通常为损耗值的60%~80%）。
FFE预补偿：在发送端设置FFE，预加重量约为通道损耗的20%~40%，以减轻接收端压力。
DFE收敛：开启DFE自适应算法，观察抽头系数是否收敛到稳定值。
CDR优化：调整CDR带宽，使眼图水平张开度最大。

风险提示：均衡器调优存在"跷跷板效应"。例如，过度增加CTLE增益虽然能打开眼图垂直方向，但会放大高频噪声，导致DFE误判率上升。同样，DFE抽头过多会引入错误传播——一个比特判决错误会影响后续多个比特的补偿。因此，调优必须从系统级视角出发，而不是孤立地优化某个模块。

3.4 案例拆解：25Gbps背板链路均衡器初始化

背景与约束：某数据中心交换机项目，使用25Gbps NRZ信号通过30cm背板走线，通道插入损耗在12.5GHz（Nyquist频率）处约为18dB。系统要求误码率低于1E-15，且功耗预算有限。

初始现象：使用默认均衡参数（CTLE增益6dB，FFE关闭，DFE 1抽头），实测误码率为2E-8，眼图垂直张开度仅为15mV，水平张开度0.2UI。

分析判断：18dB损耗属于中等偏高水平，需要FFE+CTLE+DFE三级协同。默认CTLE增益明显不足，且缺少FFE预加重，导致接收端信号幅度过低。

实际操作步骤：

将FFE设置为3抽头，主抽头C₀=0.7，后标抽头C₊₁=-0.2，前标抽头C_-1=-0.1，预加重约4.5dB。
将CTLE低频增益设为0dB，高频提升设为12dB（约为损耗的67%），零极点位置设为2GHz/8GHz。
开启DFE 2抽头自适应，初始系数设为0.1和0.05，收敛步长设为2^-8。
调整CDR环路带宽为2MHz，相位步进为0.02UI。

结果对比：调整后误码率降至5E-16，眼图垂直张开度提升至85mV，水平张开度0.45UI。功耗增加约35mW，在预算范围内。

复盘经验：本次调优的关键在于FFE与CTLE的分工——FFE负责补偿前标和后标ISI，CTLE负责整体高频提升，DFE只处理残余的短尾ISI。三者各司其职，避免了单一模块过度补偿带来的噪声放大或错误传播问题。

3.5 常见误区与总结复盘

误区一：认为均衡器只是接收端的任务。实际上，发送端FFE在长通道场景下能显著降低接收端压力，且不消耗接收端功耗预算。

误区二：盲目增加DFE抽头数。DFE抽头数应与通道脉冲响应的拖尾长度匹配。对于大多数PCB通道，3~5个抽头已足够；超过5个抽头后，性能提升有限，但错误传播风险显著增加。

误区三：忽略CDR与均衡器的交互。CDR采样相位的变化会改变均衡器看到的信道响应，因此均衡器自适应算法必须与CDR收敛过程同步进行。在实际系统中，通常先让CDR锁定，再启动DFE自适应。