信号完整性基础：传输线理论、阻抗匹配、反射、串扰、损耗与色散对高速信号的影响
SerDes（Serializer/Deserializer）链路设计的本质，是在有损、有扰、有反射的物理信道中，尽可能完整地恢复发射端发送的比特流。在进入均衡算法与调优实战之前，必须首先建立对信号完整性的物理直觉。本章将围绕传输线理论、阻抗匹配、反射、串扰、损耗与色散六大核心主题，剖析它们如何影响高速信号的幅度、时序与眼图，为后续理解CTLE、DFE、FFE等均衡器的作用对象打下基础。
上图展示了SerDes链路中信号完整性的核心要素及其相互关系。发射端驱动阻抗、传输线特性阻抗与接收端负载阻抗三者之间的失配关系决定了反射的严重程度；相邻信号线之间的耦合产生了串扰；传输线的频率相关损耗与色散则共同导致了码间干扰（ISI）。这些非理想效应最终都会反映在接收端的眼图质量上，而均衡器（FFE、CTLE、DFE）正是针对这些损伤进行补偿的关键手段。
2.1 传输线理论：从集总参数到分布参数
当信号的上升沿时间（Tr）小于信号在PCB走线上传播延迟（Td）的2倍时，即Tr < 2×Td，走线就必须被视为传输线，而不能简单当作理想导线处理。对于典型的FR4板材，信号传播速度约为6 inch/ns（约15 cm/ns），当走线长度超过1 inch且信号速率达到Gbps级别时，传输线效应便不可忽略。
传输线的核心参数包括特性阻抗Z0、单位长度电容C0、单位长度电感L0、单位长度电阻R0和单位长度电导G0。其中特性阻抗的计算公式为：
Z0 = √(L0/C0) （无损耗理想情况）
Z0 = √((R0 + jωL0)/(G0 + jωC0)) （有损耗一般情况）在PCB设计中，微带线和带状线是最常见的两种传输线结构。微带线位于外层，参考平面在下方，其Z0受线宽、介质厚度和介电常数影响；带状线位于内层，上下均有参考平面，具有更好的电磁屏蔽性，但布线空间要求更高。
2.2 阻抗匹配与反射：振铃的根源
当信号沿传输线传播遇到阻抗不连续点时，一部分能量被反射回源端，反射系数定义为：
Γ = (Z_load - Z0) / (Z_load + Z0)其中Z_load为不连续点处的等效阻抗。当Z_load = Z0时，Γ=0，无反射；当Z_load为开路（∞）时，Γ=+1，全反射；当Z_load为短路（0）时，Γ=-1，反相反射。
反射对信号波形的影响表现为过冲、下冲和振铃。在SerDes接收端，过冲可能损坏输入保护二极管，振铃则可能造成误触发。对于高速差分信号，通常采用100Ω差分阻抗匹配，源端串联匹配电阻（通常为50Ω×2）和接收端并联匹配电阻（100Ω）是两种常见策略。
| 匹配方式 | 拓扑结构 | 优点 | 缺点 | 适用场景 |
|---|---|---|---|---|
| 源端串联匹配 | 驱动端串接电阻 Rs = Z0 - Zs | 功耗低，只需一个电阻 | 接收端仍存在二次反射 | 点对点短距离链路 |
| 接收端并联匹配 | 接收端并联电阻 Rt = Z0 | 消除接收端反射，信号质量好 | 直流功耗增加 | 高速长距离链路 |
| AC端接 | 串联电容后并联电阻 | 阻断直流，降低功耗 | 电容影响低频响应 | 需要直流隔离的场合 |
| 差分端接 | 差分对之间并联100Ω | 匹配差分阻抗，抑制共模 | 需要精确控制电阻精度 | SerDes标准接口 |
2.3 串扰：相邻信号线的耦合效应
串扰是指相邻信号线之间通过电磁场耦合产生的干扰信号。根据耦合机制，串扰分为容性耦合（通过互电容C_m）和感性耦合（通过互感L_m）。在高速SerDes设计中，串扰主要来自以下几个方面：
- 近端串扰（NEXT）：干扰源信号向接收端方向传播时，在近端（干扰源同一端）感应出的噪声。NEXT的幅度与耦合系数成正比，持续时间约为信号上升时间的2倍。
- 远端串扰（FEXT）：在远端（干扰源对端）感应出的噪声。FEXT的幅度与耦合长度成正比，且与信号上升时间相关，表现为窄脉冲噪声。
- 电源/地噪声耦合：高速开关电流通过电源分配网络（PDN）产生的同步开关噪声（SSN），通过共享返回路径耦合到信号线上。
在SerDes链路中，串扰对差分信号的影响通常表现为共模噪声，因为差分对的P和N线受到的耦合往往不完全对称。实际工程中，通过增大线间距（3W原则）、添加屏蔽地线、使用带状线结构、以及差分对内严格等长等距等措施来抑制串扰。
2.4 损耗与色散：频率相关的信号劣化
传输线损耗主要包括导体损耗（趋肤效应）和介质损耗（介电损耗）。导体损耗随频率的平方根增加，而介质损耗随频率线性增加。在10Gbps以上速率，介质损耗逐渐占据主导地位。损耗的直接后果是信号幅度随频率升高而衰减，导致高频分量（对应快速跳变的边沿）被削弱，表现为眼图高度降低、上升沿变缓。
色散是指不同频率分量的传播速度不同，导致脉冲在传播过程中展宽。在PCB传输线中，色散主要来源于介电常数的频率依赖性（即介电弛豫）。色散导致码间干扰（ISI），即前一个比特的能量泄漏到后续比特时隙中，造成眼图闭合。
量化损耗的常用指标是插入损耗（Insertion Loss）和回波损耗（Return Loss）。在SerDes设计中，通常以奈奎斯特频率（即数据速率的一半）处的插入损耗作为信道评估基准。例如，对于25Gbps NRZ信号，奈奎斯特频率为12.5GHz，若信道在该频率处的插入损耗超过-20dB，则需要较强的均衡补偿。
插入损耗 IL(f) = 20·log₁₀|V_out(f)/V_in(f)| （单位：dB）
信道带宽 BW ≈ 0.35 / Tr （Tr为上升时间）
奈奎斯特频率 f_nyquist = 数据速率 / 22.5 案例拆解：25Gbps背板信道的信号完整性分析与优化
某通信设备项目的背板信道长度为18英寸，采用FR4板材，目标速率为25Gbps NRZ。初始设计时，接收端眼图完全闭合，BER（误码率）无法满足1E-15的要求。
初始现象与关键数据：
- 信道插入损耗在12.5GHz处为-28dB，远超-20dB的设计目标
- 回波损耗在5-10GHz频段出现多个尖峰，最大达-8dB（目标<-15dB）
- TDR（时域反射计）测试显示在连接器处存在阻抗突变，阻抗从100Ω降至82Ω
- 相邻差分对间距仅2.5W，近端串扰NEXT在12.5GHz处为-22dB
分析判断过程：首先通过TDR定位阻抗突变点，确认连接器区域为反射源；其次使用VNA（矢量网络分析仪）测量S参数，发现插入损耗在高频段滚降过快，且存在谐振点；最后通过时域仿真对比有无串扰时的眼图，确认串扰贡献了约15%的眼高劣化。
实际操作步骤：
- 优化连接器区域焊盘设计，将阻抗不连续点控制在±5%以内
- 将相邻差分对间距从2.5W增大至3.5W，并在中间添加地孔隔离
- 在接收端启用CTLE（增益峰值6dB@12.5GHz）+ DFE（5阶）组合均衡
- 调整发射端去加重参数，将预加重幅度从-3.5dB调整至-4.5dB
结果对比：优化后，接收端眼高从0mV提升至85mV，眼宽从0.2UI提升至0.55UI，BER从1E-6改善至1E-15以下。代价是CTLE功耗增加约15mW，DFE自适应收敛时间从2ms延长至5ms。
复盘经验：单纯依靠均衡器无法弥补严重的阻抗失配和串扰问题。均衡器能补偿的是线性损伤（损耗、色散），但对反射产生的非线性失真和串扰的补偿能力有限。因此，在PCB设计阶段就应严格控制阻抗连续性和串扰预算，均衡器只是最后的手段。
2.6 常见误区与总结复盘
在信号完整性基础的学习和工程实践中，以下误区需要特别注意：
- 误区一：认为阻抗匹配就是让所有走线都是50Ω或100Ω。实际上，匹配的关键在于阻抗的连续性，而非值。一个从100Ω渐变到90Ω再回到100Ω的走线，其反射远小于从100Ω突变到80Ω的走线。
- 误区二：忽略返回路径的完整性。信号走线下方必须有连续的低阻抗参考平面，否则返回电流会绕行，形成大的电流环路，增加辐射和串扰。
- 误区三：将串扰问题全部归咎于布线间距。实际上，连接器引脚分配、过孔区域、电源层分割等位置往往是串扰的重灾区。
- 误区四：混淆插入损耗与回波损耗对均衡器设计的影响。CTLE和DFE主要补偿插入损耗引起的ISI，而回波损耗导致的反射问题需要从阻抗匹配角度解决。
总结而言，传输线理论为SerDes链路分析提供了基本框架，阻抗匹配与反射决定了信号的时域波形质量，串扰引入了外部干扰源，损耗与色散则构成了信道的固有损伤。这四者共同决定了接收端信号的质量上限。理解这些基础效应，是后续学习均衡算法原理、进行链路调优的前提。在实际项目中，应通过TDR、VNA、眼图仪等工具对信道进行全面表征，建立信道模型，再据此选择合适的均衡策略。