4、去耦电容布局：去耦电容原理、电容频率特性、布局位置与过孔设计、多电容组合策略

先说说去耦电容的原理。说白了，它就是个本地能量仓库。

芯片在高速开关时，电流需求会瞬间变化。比如一个IO口从0变1，或者内核时钟跳变，电流可能在纳秒级内飙升。这时候，电源路径上的电感和电阻会限制电流的响应速度。结果呢？电压会掉下来，形成所谓的「电源塌陷」。

去耦电容就干一件事：在芯片需要电流的瞬间，它先顶上。电容里存着电荷，电压变化时它会充放电，补偿电流缺口。我习惯把它理解成「电子版的飞轮储能」——平时慢慢充，关键时刻猛放。

嗯，这里要注意：去耦电容不是滤波电容。滤波电容是滤除电源纹波的，位置可以远一点。去耦电容必须紧贴芯片，因为它要应对的是高频瞬态电流。

你买一个100nF的电容，它真的在100nF吗？不一定。

实际电容有等效串联电阻（ESR）和等效串联电感（ESL）。这两个寄生参数决定了电容的自谐振频率（SRF）。

为什么会这样？因为电容在高频下会变成电感。超过SRF后，电容的阻抗反而随频率升高而增大。说白了，它不再是个电容了。

我在项目中遇到过一件事：一块板子上的去耦电容用了0805封装的100nF，结果高频噪声根本压不住。后来一测，那个电容在100MHz以上的阻抗已经超过1Ω了。换成0402封装后，ESL小了，SRF上去了，问题就解决了。

下面这个表是我常用的电容选型参考：

电容值	封装	自谐振频率（典型）	适用频段
10μF	0805	~5 MHz	低频去耦、稳压
100nF	0402	~50 MHz	中频去耦（常用）
10nF	0201	~200 MHz	高频去耦
1nF	0201	~500 MHz	超高频、RF

你想想看，如果芯片工作在100MHz，你用100nF的0805电容去去耦，效果其实很差。因为那个频点上电容已经呈感性了。

去耦电容的布局，我有一条铁律：电容离芯片电源引脚越近越好，过孔离电容焊盘越近越好。

为什么？因为每增加1mm的走线，就会增加大约1nH的电感。在高频下，这个电感会严重削弱去耦效果。

我个人的习惯是：

下面这个示意图展示了正确的过孔设计：

我曾经犯过一个错：把去耦电容放在芯片背面，然后通过两个过孔连接。结果高频噪声还是很大。后来发现，那两个过孔之间的距离太远，形成了大环路，反而引入了更多EMI。

⚠️ 避坑指南： 我曾经把去耦电容的过孔打在走线末端，而不是焊盘旁边。结果走线本身成了天线，辐射超标。记住：过孔要打在焊盘的正下方或正旁边，不要走一段线再打过孔。

很多人喜欢在芯片旁边放一堆电容：10μF、100nF、10nF、1nF各来一个。觉得这样覆盖了所有频段，肯定没问题。

其实不一定。多电容组合有个问题：反谐振。

当两个不同容值的电容并联时，它们的阻抗曲线会在某个频点交叉。在那个频点上，两个电容的阻抗都偏高，组合阻抗反而出现一个尖峰。这个尖峰就是反谐振点。

我个人的做法是：

下面这个图展示了不同组合的阻抗曲线对比：

你看，多电容组合在低频和高频段阻抗都很低，但在中间某个频点会出现一个凸起。这个凸起就是反谐振。如果芯片的工作频率正好落在这个凸起上，去耦效果反而变差。

💡 我的经验： 对于大多数数字芯片，10μF + 100nF的组合就够用了。如果芯片频率超过100MHz，再加一个10nF。别贪多，电容多了反而容易出问题。

最后，我总结一下去耦电容布局的几个要点：

嗯，这些就是我这些年做EMC设计的一些心得。去耦电容看着简单，但真正做好的人不多。你想想看，一个几毛钱的电容，放错位置就能让整个板子EMI超标，是不是挺有意思的？