第2章：PCB层叠设计——层叠结构对EMI的影响、电源与地平面设计、参考平面选择、层叠阻抗控制

层叠设计，说白了就是给PCB“搭骨架”。骨架搭歪了，后面布线再漂亮也白搭。我做了十几年硬件，见过太多因为层叠没想清楚，最后EMI测试翻车的案例。这一章，咱们把层叠这件事掰开揉碎讲清楚。

2.1 层叠结构对EMI的影响

先问一个问题：为什么层叠会影响EMI？

答案其实很简单——信号的回流路径。信号从驱动端发出，经过走线到达接收端，电流必须形成一个完整的回路。如果回流路径不连续，就会产生环路天线效应，向外辐射能量。这就是EMI的根源之一。

我个人习惯把层叠结构分成三类：

• 单层板/双层板：没有完整的参考平面，回流路径靠走线或地线网格。EMI性能最差，适合低频或简单电路。
• 四层板：典型的“信号-地-电源-信号”结构。有了完整的地平面和电源平面，回流路径大大改善。这是目前最主流的层叠方案。
• 六层及以上：可以安排多个信号层和参考平面层，适合高速信号、高密度布线。但层数越多，成本越高，层叠设计也越复杂。

我在项目中遇到过一种情况：四层板，顶层和底层走高速信号，中间两层分别是地和电源。按理说没问题，但EMI测试就是超标。后来发现，电源层被分割成了好几块，导致部分信号的回流路径被迫绕行。嗯，这就是层叠设计没考虑电源平面完整性的典型问题。

2.2 电源与地平面设计

电源和地平面，其实是“一对电容”。两个大铜皮叠在一起，中间隔着介质，天然就是一个分布式电容。这个电容对高频噪声有很好的去耦效果。

设计时要注意几点：

• 地平面尽量完整：不要为了走线而随意分割地平面。分割后的地平面会破坏回流路径，产生共模辐射。
• 电源平面也要完整：如果必须分割电源层，要确保分割后的每个区域都有对应的地平面作为参考。
• 电源和地平面尽量靠近：间距越小，层间电容越大，高频去耦效果越好。我一般建议间距控制在3-5mil以内。

我曾经在一个项目中，为了节省成本，把六层板改成了四层板。结果电源和地平面的间距从3mil变成了10mil，层间电容大幅下降，导致电源噪声明显增大。最后不得不在顶层和底层加了很多去耦电容才勉强通过测试。所以，层叠设计真的不能省。

2.3 参考平面选择

参考平面，就是信号回流所依赖的那个平面。通常选择地平面，但有时候也会用电源平面。

选择参考平面时，我遵循以下原则：

1. 优先选择地平面：地平面是0V参考点，噪声最低，阻抗最稳定。
2. 如果必须用电源平面：要确保电源平面上的噪声足够低，并且与信号层之间的介质厚度要控制好。
3. 避免跨分割：信号走线不能跨越参考平面上的分割缝隙。一旦跨越，回流路径被迫绕行，会产生严重的EMI问题。

你想想看，信号走线就像一条高速公路，参考平面就是路基。路基断了，车就得绕路，绕路就会堵车，堵车就会产生噪声。这个道理，其实很直观。

2.4 层叠阻抗控制

阻抗控制，说白了就是让信号走线的特性阻抗与驱动端、接收端的阻抗匹配。不匹配就会产生反射，反射会导致信号完整性问题，也会加剧EMI。

影响阻抗的因素有四个：

• 走线宽度：线越宽，阻抗越低。
• 走线厚度：铜箔越厚，阻抗越低。
• 介质厚度：走线到参考平面的距离越大，阻抗越高。
• 介电常数：介质材料的介电常数越高，阻抗越低。

我一般用下面的公式估算微带线的特性阻抗：

Z0 = 87 / sqrt(εr + 1.41) * ln(5.98 * H / (0.8 * W + T))

其中：

• Z0：特性阻抗（Ω）
• εr：介电常数
• H：介质厚度（mil）
• W：走线宽度（mil）
• T：铜箔厚度（mil）

当然，现在很多EDA工具都能直接计算阻抗，但理解原理还是很有必要的。我记得有一次，板厂反馈说阻抗控制做不了，因为介质厚度太薄了。我一看设计文件，确实把介质厚度设成了2mil，但实际工艺只能做到3mil。最后不得不调整走线宽度来补偿。

最后，我总结一张表格，方便大家对照参考：

层叠结构	EMI性能	阻抗控制	适用场景
双层板	差	难	低频、简单电路
四层板（信号-地-电源-信号）	良好	容易	主流方案，适合大多数数字电路
六层板（信号-地-信号-电源-地-信号）	优秀	容易	高速信号、高密度布线
八层及以上	极佳	容易	复杂系统、射频、高速背板

嗯，这一章的内容就到这里。层叠设计是PCB布局的基石，花时间想清楚，后面能省很多麻烦。下一章我们聊聊布局策略，到时候见。