2. PCB基础与设计流程：类型、流程与工具概览
PCB（Printed Circuit Board，印制电路板）是电子产品的物理载体与电气互连核心。Layout设计（即PCB布线设计）的优劣直接决定产品的信号完整性、电磁兼容性、散热性能以及可制造性。在开始绘制铜箔走线之前，工程师必须对PCB的物理类型、从原理图到制造文件的完整设计链路，以及主流EDA工具的能力边界有系统性认知。本章将围绕这三个维度展开，帮助您建立PCB设计的全局视野，为后续的层叠设计、阻抗控制与布线规则打下基础。
2.1 PCB类型：从单面板到多层板的工程决策
核心原理：层数决定互连维度
PCB的物理结构决定了其电气性能的上限。单面板仅在一面覆铜，所有走线、焊盘和元件必须共面，因此只能处理低频、低密度互连，常用于电源适配器、遥控器等成本敏感产品。双面板在两面均有铜箔，通过过孔（Via）实现顶层与底层的电气连接，布线自由度大幅提升，是绝大多数中低速数字电路（如MCU开发板、传感器模块）的默认选择。多层板（4层及以上）在表面层之间增加了内部电源层和地层，不仅提供了完整的参考平面以控制阻抗，还能显著降低回路电感，是高速信号（DDR、PCIe、SerDes）和射频电路的必要条件。
判断方法：根据信号完整性与成本选择层数
| 设计需求 | 推荐层数 | 关键考量 |
|---|---|---|
| LED驱动、简单电源 | 单面板 | 成本最低，跳线处理跨线 |
| MCU系统、I2C/SPI/UART | 双面板 | 时钟频率 < 50MHz，走线短 |
| DDR3/DDR4、USB3.0 | 4层板 | 完整地平面，阻抗控制 |
| FPGA、高速ADC、射频前端 | 6-8层板 | 多电源域隔离，信号层相邻参考 |
案例拆解：消费电子产品的层数权衡
某智能家居网关项目，主控为ARM Cortex-A7（主频1GHz），外接DDR3L和千兆以太网。初始方案采用双面板以节省成本，但在Layout评审时发现：DDR3L数据线需要等长控制，双面板无法提供连续的参考平面，导致阻抗不连续；同时，以太网变压器下方需要挖空铜箔，进一步恶化了回流路径。最终改为4层板（信号-地-电源-信号），虽然单板成本增加约0.8美元，但解决了信号完整性问题，且EMI测试一次通过，避免了后续整改的研发成本。此案例说明，层数选择不能只看物料成本，必须综合评估信号质量、认证费用和上市时间。
2.2 设计流程：从原理图到Gerber的完整链路
核心原理：流程是质量与效率的保障
PCB设计不是简单的“画线”，而是一个从逻辑设计到物理实现、再到制造验证的闭环过程。标准流程包含五个关键阶段：原理图设计、网表导入与层叠设置、布局、布线、DRC与输出制造文件。每个阶段都有明确的输入和输出，跳过任何一步都可能引入灾难性错误。例如，未进行DRC（设计规则检查）就直接输出Gerber，可能导致短路或间距不足，造成批量返工。
操作流程：五步法详解
- 原理图设计：在EDA工具中绘制元件符号、连接网络，并添加电源符号和去耦电容。此阶段需确保所有元件封装正确，ERC（电气规则检查）无错误。
- 网表导入与层叠设置：将原理图生成的网表（Netlist）导入PCB编辑器，同时定义板层结构（如4层板的层叠顺序、介质厚度、铜厚）。层叠参数直接影响阻抗计算，需提前与板厂确认。
- 布局（Placement）：按照功能模块划分区域，将元件放置在板面。关键原则：核心芯片居中，去耦电容靠近电源引脚，高速接口远离板边，发热元件考虑散热通道。
- 布线（Routing）：根据网络优先级（电源、时钟、差分对优先）进行走线。布线时需持续关注阻抗连续性和回流路径，避免跨越分割的参考平面。
- DRC与输出Gerber：运行设计规则检查（如线宽、线距、过孔孔径），确认无误后生成Gerber文件、钻孔文件（Drill File）和装配图（Pick & Place）。
实战场景：DFM检查的重要性
某工业控制板在输出Gerber后，板厂反馈：部分走线距离板边小于0.3mm，导致V-cut分板时铜箔裸露，有短路风险。工程师在Layout阶段未设置板边间距规则，且未进行DFM（可制造性设计）预检。解决方法是：在输出前使用工具自带的DFM检查功能，或与板厂沟通其工艺能力（最小线宽、最小间距、孔壁铜厚）。此案例提醒我们，设计流程的最后一步不是“生成文件”，而是“验证文件”。
2.3 常用设计工具：Altium Designer、KiCad与Cadence Allegro
核心原理：工具服务于设计目标
没有“最好”的PCB工具，只有“最合适”的工具。Altium Designer（AD）以其统一的原理图-PCB-库管理界面著称，适合中小型团队和复杂程度中等的设计；KiCad作为开源方案，功能完整且免费，适合个人开发者、教育场景和预算受限的项目；Cadence Allegro则是高速、高密度设计的工业标准，尤其擅长处理数千引脚的大型BGA封装和复杂的约束管理，但学习曲线陡峭。
对比分析：三大工具的核心差异
| 维度 | Altium Designer | KiCad | Cadence Allegro |
|---|---|---|---|
| 授权成本 | 商业订阅，较高 | 开源免费 | 商业授权，昂贵 |
| 学习曲线 | 中等 | 平缓 | 陡峭 |
| 高速设计能力 | 支持，但约束管理较弱 | 基础支持，需插件 | 强大，支持Xnet、EBOM |
| 库管理 | 集成度高，云端同步 | 本地库，需手动维护 | 企业级库服务器 |
| 典型用户 | 创客、中小公司 | 教育、开源硬件 | 大型通信/服务器厂商 |
案例拆解：工具选型如何影响项目进度
某初创公司开发一款边缘计算盒子，主控为NXP i.MX8M Plus（BGA 484引脚），需要设计8层板。团队最初使用KiCad进行原理图设计，但在布局阶段发现：BGA扇出需要大量盲埋孔，KiCad的过孔管理功能相对繁琐，且无法方便地定义背钻（Backdrill）规则。项目被迫迁移至Altium Designer，额外花费了3天时间进行文件转换和库同步。复盘发现，若在项目启动时评估BGA复杂度，直接选择AD或Allegro，可节省至少2天时间。此案例说明，工具选型应在原理图设计前完成，并考虑未来3-6个月的设计需求。
常见误区：忽视工具间的数据交换
在团队协作或外包项目中，经常需要交换设计文件。不同工具之间的格式兼容性是一个隐形陷阱。例如，AD可以导出ODB++格式，但Allegro对ODB++的支持更完善；KiCad的网表文件（.net）无法直接导入AD，需通过第三方脚本转换。建议在项目启动时约定统一的文件交换格式（如IPC-2581），或使用版本控制工具（如Git）管理设计文件，避免因格式不兼容导致的数据丢失。
综上所述，PCB类型的选择决定了设计的物理基础，设计流程规范了从逻辑到制造的转化路径，而工具则是实现这一切的载体。在实际项目中，这三者相互关联：多层板设计必然要求更严谨的流程和更强大的工具支持。工程师应在每个项目启动前，完成这三方面的评估，为后续的Layout工作奠定坚实基础。