4、多速率概念与标准：常见速率等级与协议标准对Tx的要求

高速SerDes Tx驱动器的设计，本质上是在“速率”与“物理约束”之间寻找平衡。多速率兼容能力，意味着同一颗Tx芯片或同一个IP核，必须能够在多个标准速率等级下满足不同的电气规范、抖动预算和信号完整性要求。理解速率等级与协议标准，是进行Tx驱动器架构选型、阻抗设计、均衡策略和电源规划的前提。本章将系统梳理从1G到56G的速率演进脉络，深入剖析PCIe、以太网、USB三大主流协议对Tx驱动器的差异化要求，并给出工程实践中可落地的设计判断方法。

4.1 速率等级演进与物理层本质

SerDes速率等级的每一次跃升，都对应着单位间隔（Unit Interval, UI）的显著缩短。UI是数字信号中一个比特的持续时间，其数值等于速率的倒数。例如，1Gbps时UI为1000ps，而56Gbps时UI仅约17.86ps。UI的缩短直接导致信号在信道中遭受的损耗、反射和串扰急剧恶化，Tx驱动器必须通过更精细的阻抗控制、更强大的均衡能力和更严格的时序预算来补偿这些非理想效应。

从工程实践角度看，速率等级并非简单的“翻倍”关系，而是伴随着编码方式、信道模型和测试方法的根本性变化。NRZ（Non-Return-to-Zero）编码在1G至25G速率区间占据主导，每个UI携带1比特信息；而56G及以上速率，业界普遍转向PAM4（4-Level Pulse Amplitude Modulation）编码，每个UI携带2比特信息，但代价是信噪比预算减少约9.6dB。这一转变对Tx驱动器的线性度、摆幅精度和均衡算法提出了截然不同的要求。

速率等级	典型协议	UI宽度	编码方式	Tx核心挑战
1G	PCIe 1.0, 1000BASE-X	1000ps	NRZ, 8b/10b	阻抗匹配、摆幅一致性
5G	PCIe 2.0, USB 3.0	200ps	NRZ, 8b/10b	上升/下降时间控制、串扰抑制
10G	PCIe 3.0, 10GBASE-KR	100ps	NRZ, 128b/130b	去加重（3-tap FFE）、回波损耗
25G	PCIe 4.0, 25GBASE-KR	40ps	NRZ, 128b/130b	强均衡（5-tap FFE）、阻抗校准
56G	PCIe 5.0, 56GBASE-PAM4	17.86ps (NRZ) / 35.7ps (PAM4符号)	NRZ或PAM4	线性度、PAM4电平精度、功耗管理

4.2 协议标准对Tx的差异化要求

不同协议标准对Tx驱动器的要求，源于其应用场景、信道长度和系统架构的差异。PCIe面向短距离板内互连，信道长度通常小于15英寸，但要求极低的延迟和严格的回波损耗；以太网面向背板或长距离铜缆，信道损耗可达30dB以上，需要Tx提供强大的预加重能力；USB则强调热插拔兼容性和功耗管理，对摆幅可调范围和扩频时钟有特殊要求。

4.2.1 PCIe协议对Tx的要求

PCIe的Tx设计核心在于“阻抗一致性”和“去加重精度”。PCIe规范要求Tx差分输出阻抗为80~120Ω（典型值100Ω），且在整个信号带宽内回波损耗（Return Loss）需满足特定模板。以PCIe 4.0为例，其Tx去加重采用3-tap FFE结构，预冲（Preshoot）和去加重（De-emphasis）系数需精确控制在±0.5dB范围内。由于PCIe采用点对点拓扑，Tx无需应对多分支反射，但必须保证在链路训练（Link Training）期间能够快速切换均衡系数。

// PCIe 4.0 Tx去加重系数配置示例（基于寄存器编程）
// 寄存器地址: 0x0A4 (TX_EQ_CTRL)
// 位[6:4]: Preshoot系数 (0~7)
// 位[2:0]: De-emphasis系数 (0~7)
write_reg(0x0A4, 0x35);  // Preshoot=3, De-emphasis=5
// 对应实际增益: Preshoot ≈ +2.5dB, De-emphasis ≈ -4.5dB

4.2.2 以太网协议对Tx的要求

以太网Tx面临的最大挑战是信道损耗补偿。以10GBASE-KR为例，背板信道在5GHz频点处插入损耗可达20~30dB，Tx必须通过预加重将高频分量预先增强。IEEE 802.3bj定义了Tx均衡系数的协商机制，允许接收端通过链路训练反馈系数调整请求。以太网Tx的摆幅通常要求为400~1200mVpp，且支持差分输出电压的精细调节（步进≤10mV）。此外，以太网对Tx的随机抖动（RJ）和确定性抖动（DJ）预算极为严格，因为长信道会显著放大抖动累积效应。

4.2.3 USB协议对Tx的要求

USB的Tx设计需要兼顾“兼容性”和“功耗”。USB 3.2 Gen2（10Gbps）要求Tx摆幅在300~900mVpp之间可调，以适应不同质量的线缆和连接器。USB还引入了扩频时钟（SSC）以降低EMI，Tx必须能够跟踪-5000ppm的时钟展频而不产生额外的抖动。热插拔场景要求Tx具备快速的阻抗校准能力，在连接器接触瞬间完成阻抗匹配，避免反射导致的误码。

协议	信道长度	Tx均衡要求	摆幅范围	特殊要求
PCIe 4.0	≤15英寸	3-tap FFE, 去加重≥3.5dB	800~1200mVpp	回波损耗≤-10dB@7GHz
10GBASE-KR	≤40英寸背板	4-tap FFE, 预冲≥2dB	400~1200mVpp	Tx/Rx均衡协商机制
USB 3.2 Gen2	≤3米线缆	1-tap去加重	300~900mVpp	SSC跟踪, 热插拔校准

4.3 多速率Tx设计的关键技术路径

实现多速率兼容，需要从架构层面进行系统性设计。首先是输出级架构选择：电流模式逻辑（CML）因其良好的线性度和速度表现，成为10G以上速率的主流选择；而电压模式逻辑（VML）在低速率时功耗优势明显。多速率Tx通常采用CML架构，并通过可编程电流源实现摆幅调节。其次是阻抗校准电路：片内校准引擎（Calibration Engine）通过比较外部精密电阻与内部复制支路的电压差，生成校准码字，确保在不同工艺角下阻抗偏差小于±5%。

均衡电路的设计需要覆盖宽速率范围。对于NRZ模式，3-tap FFE（前馈均衡）即可满足10G以下需求；25G及以上需要5-tap FFE，且每个tap的系数分辨率需达到5~6bit。对于PAM4模式，Tx还需要额外的线性度补偿电路，以抑制电平间串扰（ISI）。一个实用的设计策略是：将FFE的tap延迟单元设计为可编程延迟线，通过配置寄存器选择不同的延迟时间，从而适配不同速率下的UI宽度。

4.4 实战案例：多协议兼容Tx驱动器的速率矩阵设计

某数据中心交换芯片项目需要设计一颗支持PCIe 4.0（16G）、10GBASE-KR和USB 3.2 Gen2的Tx驱动器。初始设计直接采用了PCIe 4.0的均衡参数，导致在10GBASE-KR模式下眼图余量不足，在USB模式下功耗超标。

关键输入数据：

• PCIe 4.0: 16G NRZ, 信道损耗≤12dB@8GHz, 目标误码率1e-12
• 10GBASE-KR: 10.3125G NRZ, 信道损耗≤25dB@5.16GHz, 目标误码率1e-15
• USB 3.2 Gen2: 10G NRZ, 信道损耗≤8dB@5GHz, 目标误码率1e-12

分析判断过程：通过信道仿真发现，10GBASE-KR场景下，Tx需要提供至少6dB的预加重增益，而PCIe 4.0仅需3.5dB。若统一采用6dB预加重，在PCIe模式下将导致过度均衡，产生严重的码间干扰。USB模式则因摆幅需求较低（600mVpp），若沿用PCIe的1000mVpp摆幅，功耗将超出预算30%。

实际操作步骤：

1. 将Tx均衡器设计为5-tap FFE，每个tap的系数独立可编程，分辨率6bit。
2. 定义三套预设配置：PCIe模式（3-tap激活，预冲2.5dB，去加重4.5dB）、以太网模式（5-tap激活，预冲4dB，去加重7dB）、USB模式（1-tap激活，去加重2dB）。
3. 摆幅控制采用分段电流源架构，支持从300mVpp到1200mVpp以50mV步进调节。
4. 增加独立的阻抗校准环路，在三种模式下分别校准，确保S11在各自频段内满足要求。

结果对比：优化后，三种模式下的眼图余量均达到规范要求的1.5倍以上。USB模式功耗从原来的85mW降至52mW，满足系统功耗预算。10GBASE-KR模式在背板信道下误码率从1e-9改善至1e-15以下。

复盘经验：多速率Tx设计必须从协议矩阵出发，而不是从单一速率出发。建议在设计初期就建立“速率-协议-信道-参数”的映射表，将每个模式的均衡系数、摆幅、阻抗目标明确列出，作为设计规格书的附件。同时，预留足够的寄存器配置空间，以便在芯片回片后通过固件微调参数，应对实际信道与仿真模型的偏差。

4.5 常见误区与设计复盘

在多速率Tx设计中，工程师常陷入以下误区：

• 误区一：只关注最高速率。最高速率下的信号质量固然重要，但低速率下的回波损耗、摆幅精度和功耗往往成为系统级问题的根源。例如，PCIe 5.0的Tx在运行PCIe 1.0（2.5G）时，若阻抗校准不更新，可能导致链路训练失败。
• 误区二：均衡系数“一刀切”。不同协议的信道特性差异巨大，必须为每种协议单独优化均衡系数。建议在芯片中固化多套预设配置，并通过引脚或寄存器快速切换。
• 误区三：忽视PAM4与NRZ的切换开销。支持PAM4的Tx在切换到NRZ模式时，需要重新校准线性度和摆幅，切换时间可能达到微秒级。对于需要快速链路切换的应用，必须优化切换流程。
• 误区四：功耗设计缺乏弹性。多速率Tx的功耗应随速率和协议动态调整。例如，在USB空闲状态可进入低功耗模式，在PCIe L1状态可关闭部分均衡电路。