3、Tx驱动器核心功能：输出阻抗匹配、差分信号生成、摆幅控制、预加重与去加重基础

高速SerDes发射机（Tx）的核心任务是将并行数据转换为高速串行比特流，并以满足信道传输要求的电气特性驱动传输线。这一过程远非简单的“推挽输出”所能概括——在5Gbps乃至112Gbps的速率下，Tx驱动器的每一个设计决策都直接影响信号完整性（SI）和误码率（BER）。本章聚焦于Tx驱动器的四大核心功能：输出阻抗匹配、差分信号生成、摆幅控制以及预加重/去加重基础。理解这些功能的内在机理与实现权衡，是进行多速率兼容设计、调试和故障排查的基石。我们将从等效电路出发，剖析其工作原理，并结合实际案例探讨工程实现中的关键点与常见误区。

上图展示了Tx驱动器在高速链路中的核心位置及其功能模块的相互作用。从主芯片输出的数字信号，经过驱动器内部的阻抗匹配网络、差分信号生成级和预加重滤波器，最终以特定的摆幅和波形质量驱动外部传输线。下面我们将逐一深入探讨这些功能模块的原理与工程实现。

3.1 输出阻抗匹配：消除反射的基石

核心原理

在高速信号传输中，当信号的频率分量对应的波长与传输线长度可比拟时，传输线必须被视为分布参数元件。此时，信号在传输线上的传播呈现出波动性。根据传输线理论，当信号到达阻抗不连续点（例如驱动器输出阻抗与传输线特性阻抗不匹配）时，一部分能量会被反射回源端。反射系数Γ = (Z_L - Z_0) / (Z_L + Z_0)，其中Z_L是负载阻抗（此处为驱动器输出阻抗），Z_0是传输线特性阻抗。反射波与入射波叠加，会在接收端形成振铃（Ringing）、过冲（Overshoot）和台阶（Stair-step）等波形畸变，严重恶化信号的眼图张开度，增加误码率。

对于SerDes Tx驱动器，其输出阻抗匹配的目标是使驱动器的源阻抗与传输线的差分特性阻抗（通常为100Ω）相匹配。这通常通过源端串联终端（Source Series Termination）或片上可调阻抗网络实现。现代高速Tx驱动器普遍采用可编程的阻抗校准电路，通过片内精密电阻基准和比较器，动态调整驱动管的尺寸或并联电阻阵列，以补偿工艺、电压和温度（PVT）变化带来的阻抗漂移。

判断方法与操作流程

在工程实践中，验证输出阻抗匹配是否良好，最直接的方法是观察时域反射（TDR）波形。操作流程如下：

1. 准备测试环境：使用高带宽示波器（带宽至少为信号基频的5倍）和TDR模块，通过SMA电缆和探针连接至Tx输出引脚。
2. 发送测试码型：让Tx输出一个稳定的直流电平（如全0或全1）或低频方波，以便TDR观察稳态阻抗。
3. 观察TDR曲线：理想的TDR曲线应显示一条平坦的直线，其阻抗值接近目标值（如50Ω单端或100Ω差分）。若在驱动器输出处出现明显的阻抗尖峰或凹陷，则表明存在失配。
4. 调整校准码：通过软件寄存器调整Tx驱动器的阻抗校准码，观察TDR曲线变化，直至阻抗曲线平坦且数值正确。

案例拆解：5Gbps链路中的阻抗失配排查

背景与约束：某FPGA-based SerDes设计在5Gbps速率下，接收端眼图质量差，误码率高达1e-6。初步检查发现，Tx输出端串联电阻设计值为50Ω，但PCB走线差分阻抗控制在85Ω（因层叠设计受限）。

初始现象：眼图显示明显的过冲（>20%）和长时间振铃，眼宽和眼高均不达标。

分析判断过程：通过TDR测量，发现Tx输出端阻抗约为50Ω，而传输线阻抗为85Ω，失配点在Tx输出端。反射系数Γ = (85-50)/(85+50) ≈ 0.26，意味着约26%的能量被反射回源端，形成强烈的二次反射。

实际操作步骤：

1. 将Tx驱动器的源端串联电阻从50Ω调整为85Ω（通过更换电阻或调整片上校准码）。
2. 重新测量TDR，确认阻抗曲线在Tx输出端和传输线连接处均平坦。
3. 重新采集眼图，过冲降至5%以内，振铃消失，眼宽和眼高恢复正常。

结果对比：调整后，误码率从1e-6降至1e-12以下，系统稳定运行。

风险与代价：调整源端电阻会略微降低信号摆幅（因分压增加），需确认接收端灵敏度余量。此案例中，接收端灵敏度余量充足，调整后摆幅仍满足要求。

复盘经验：阻抗匹配是高速链路设计的第一要务。在PCB设计阶段，应优先保证传输线阻抗的准确性，而非依赖Tx端电阻的“万能”补偿。

常见误区与总结

• 误区一：只关注单端阻抗。差分信号的质量取决于差分阻抗，单端阻抗失配但差分阻抗匹配的情况也可能存在，但会引入共模噪声。
• 误区二：忽略封装和引脚寄生参数。封装引线电感和电容会改变有效输出阻抗，尤其是在10Gbps以上速率时，必须考虑封装模型。
• 误区三：认为阻抗匹配是“一次到位”的。PVT变化会导致阻抗漂移，必须依赖片上校准电路（如IBIST或内部LMS）动态调整。

3.2 差分信号生成：抗干扰与低辐射的保障

核心原理

差分信号由一对相位相反、幅度相等的信号（P和N）组成。接收端检测的是两者之差（V_P - V_N）。这种架构的优势在于：

• 抗共模噪声：外部电磁干扰或电源/地噪声通常以共模形式耦合到两条线上，差分检测可将其抵消。
• 减少电磁辐射：两条线上的电流方向相反，产生的磁场相互抵消，降低了对外辐射。
• 增大电压摆幅利用率：差分摆幅是单端摆幅的两倍，在相同电源电压下可获得更大的信噪比。

在Tx驱动器中，差分信号生成通常由电流模式逻辑（CML）或电压模式逻辑（VML）实现。CML通过尾电流源和开关管对将电流导向负载电阻，产生差分电压；VML则直接通过推挽MOS管对电源和地之间进行切换。CML具有更好的线性度和速度，但功耗较高；VML功耗低，但输出摆幅受电源电压限制。

判断方法与操作流程

验证差分信号生成质量的关键指标是共模电压（Vcm）和差分电压摆幅（Vdiff）。操作流程：

1. 使用高带宽示波器，连接差分探头至Tx输出P和N引脚。
2. 测量Vcm：Vcm = (V_P + V_N)/2，应稳定在设计值（如0.6V），且无明显波动。
3. 测量Vdiff：Vdiff = V_P - V_N，观察其峰峰值是否满足协议规范（如PCIe Gen3为800-1200mV）。
4. 检查P/N对称性：P和N信号的上升/下降时间应一致，交叉点应位于Vcm附近。

案例拆解：差分信号不对称导致的EMI问题

背景与约束：一款用于数据中心的25Gbps光模块Tx驱动器，在认证测试中辐射发射超标。

初始现象：在3GHz频点附近出现明显辐射峰值。

分析判断过程：使用近场探头扫描Tx输出区域，发现差分对P和N的走线长度不一致（相差约5mm），导致信号到达输出端时存在时间偏差（skew）。此skew使得部分信号转化为共模分量，共模电流在电缆上产生辐射。

实际操作步骤：

1. 在PCB布局中，对P和N走线进行等长补偿，将长度差控制在0.5mm以内。
2. 在Tx输出端增加共模扼流圈（Common Mode Choke），抑制共模电流。
3. 重新进行辐射发射测试。

结果对比：辐射峰值降低约15dB，满足认证要求。

风险与代价：增加共模扼流圈会占用PCB空间并引入额外插入损耗，需评估对信号质量的影响。

复盘经验：差分信号生成不仅是电路设计问题，更是版图设计问题。必须严格控制P/N对称性，包括走线长度、过孔数量和寄生电容。

常见误区与总结

• 误区一：认为差分信号不需要参考地。差分信号虽然不依赖地作为回流路径，但参考地平面的完整性对控制阻抗和减少共模转换至关重要。
• 误区二：忽略交叉点电压。交叉点电压偏移会导致接收端判决错误，尤其是在AC耦合链路中。
• 误区三：将CML和VML混用。不同逻辑类型的直流工作点不同，直接连接可能导致电平不匹配。

3.3 摆幅控制：权衡信号强度与功耗

核心原理

输出摆幅决定了信号在接收端的信噪比（SNR）。摆幅过小，信号易被噪声淹没；摆幅过大，则增加功耗、加剧电磁辐射，并可能损坏接收端输入级。因此，Tx驱动器需要提供可编程的摆幅控制功能，以适应不同信道损耗和协议要求。

摆幅控制通常通过调节驱动器的尾电流源或负载电阻实现。对于CML架构，Vdiff = I_tail × R_load，因此可以通过改变尾电流I_tail或负载电阻R_load来调整摆幅。现代Tx驱动器支持多档位摆幅配置，例如从400mV到1200mV，步进为50mV或100mV。

判断方法与操作流程

摆幅设置的验证相对直接：

1. 配置寄存器：通过I2C或SPI接口写入目标摆幅值。
2. 测量差分电压：使用示波器测量Tx输出端的Vdiff峰峰值。
3. 对比规范：确认测量值在协议允许的范围内，并留有足够的余量（通常至少10%）。
4. 评估功耗：在满足性能的前提下，选择最低的摆幅设置以降低功耗。

案例拆解：多速率兼容下的摆幅自适应

背景与约束：一款SerDes Tx需要兼容PCIe Gen3（8Gbps）和Gen4（16Gbps）两种速率。Gen3信道损耗较小，Gen4信道损耗较大。

初始现象：在Gen4模式下，使用Gen3的默认摆幅（800mV）时，接收端眼图闭合。

分析判断过程：Gen4速率更高，信道损耗更大（例如，在8GHz频点损耗可达-20dB）。800mV摆幅经过信道衰减后，在接收端仅剩约80mV，低于接收端灵敏度。

实际操作步骤：

1. 在Gen4模式下，将Tx摆幅从800mV提升至1000mV。
2. 同时，调整Tx预加重设置，以补偿信道的高频损耗。
3. 重新训练链路，确认接收端眼图张开。

结果对比：Gen4模式下的误码率从1e-4降至1e-12以下。

风险与代价：摆幅提升导致功耗增加约20%，且辐射发射略有上升。通过优化预加重设置，在满足性能的前提下，最终选择了900mV摆幅作为折中方案。

复盘经验：摆幅控制应与预加重、接收端均衡（CTLE/DFE）协同设计，形成全局优化。多速率兼容设计应建立“速率-信道损耗-最优配置”的查找表。

常见误区与总结

• 误区一：摆幅越大越好。过大的摆幅可能导致接收端输入过载，产生非线性失真。
• 误区二：忽略温度对摆幅的影响。尾电流源随温度变化，可能导致摆幅漂移，需依赖带隙基准和补偿电路。
• 误区三：摆幅控制与阻抗匹配独立。改变负载电阻会同时影响阻抗匹配，需联合调整。

3.4 预加重与去加重基础：信道损耗的主动补偿

核心原理

高速信号在传输线中传播时，由于趋肤效应和介质损耗，高频分量衰减远大于低频分量。这导致接收端收到的信号波形被“拉平”，相邻比特之间产生码间干扰（ISI）。预加重和去加重是两种在Tx端对信号进行频谱整形，以补偿信道损耗的技术。

• 预加重（Pre-emphasis）：增强信号跳变沿（即高频分量）的幅度，使信号在传输后仍能保持足够的边沿陡峭度。
• 去加重（De-emphasis）：保持信号跳变沿的幅度不变，而降低后续稳定电平（即低频分量）的幅度。从频域看，两者效果类似，都是提升高频与低频的幅度比。

现代Tx驱动器通常采用有限脉冲响应（FIR）滤波器实现去加重。一个典型的2-tap FIR结构为：当前比特的输出幅度 = 主抽头系数 × 当前比特 - 后光标抽头系数 × 前一个比特。通过调整抽头系数，可以精确控制去加重的dB数。

判断方法与操作流程

去加重设置的调试通常需要结合接收端的眼图或误码率测试：

1. 发送特定码型：如PRBS7或PRBS31，以模拟真实数据。
2. 观察接收端眼图：在接收端（或通过示波器在信道末端）测量眼图。
3. 调整去加重系数：从0dB开始，逐步增加去加重强度，观察眼图的张开度变化。
4. 寻找最优值：当眼高、眼宽达到最大值且抖动最小时，即为当前信道下的最优去加重设置。

案例拆解：10Gbps背板信道的去加重优化

背景与约束：一款用于10Gbps背板传输的Tx驱动器，背板走线长度达30英寸，插入损耗在5GHz频点约为-15dB。

初始现象：在未开启去加重时，接收端眼图完全闭合。

分析判断过程：信道损耗严重，导致信号高频分量几乎消失。需要Tx提供强力的高频补偿。

实际操作步骤：

1. 开启Tx去加重功能，初始设置主抽头=1.0，后光标=0.4（约4.4dB）。
2. 观察接收端眼图，发现眼图略微张开，但仍有较大抖动。
3. 增加后光标至0.6（约6dB），眼图进一步张开，但出现轻微过冲。
4. 微调主抽头至0.95，后光标至0.55，在过冲和眼图张开度之间取得平衡。

结果对比：最终设置下，接收端眼高达到300mV，眼宽达到0.7UI，误码率低于1e-12。

风险与代价：过度的去加重会牺牲信号摆幅，降低噪声容限。此外，去加重会增加信号的高频能量，可能加剧串扰。

复盘经验：去加重并非“越强越好”，需要根据实际信道特性进行精细调优。建议使用眼图模板（Eye Mask）作为评判标准，而非单纯追求眼图最大。

常见误区与总结

• 误区一：混淆预加重和去加重。虽然目的相同，但实现方式不同，对Tx驱动器的峰值电流要求也不同。
• 误区二：忽略接收端均衡的配合。Tx去加重和Rx均衡（CTLE/DFE）是互补的，应联合优化，而非各自独立调整。
• 误区三：认为去加重只对长信道有效。在短信道中，过度的去加重反而会引入高频噪声，需谨慎使用。

功能模块	核心指标	典型实现方式	调试工具/方法	常见问题
输出阻抗匹配	差分阻抗 (100Ω±10%)	源端串联电阻、片上校准	TDR、阻抗分析仪	封装寄生、PVT漂移
差分信号生成	共模电压、P/N对称性	CML、VML	差分探头、示波器	走线长度差、交叉点偏移
摆幅控制	Vdiff (400-1200mV)	可调尾电流源/负载	示波器、功耗分析	温度漂移、功耗过大
预加重/去加重	去加重dB数、抽头系数	2-tap/3-tap FIR	眼图、误码率测试	过度补偿、与Rx均衡冲突

综上所述，Tx驱动器的四大核心功能并非孤立存在，它们相互耦合、共同决定了发射信号的质量。阻抗匹配是基础，差分生成是架构，摆幅控制是权衡，预加重/去加重是补偿。在实际工程中，必须将这四个维度视为一个整体，结合具体的信道特性和协议要求，进行系统性的设计和调试。多速率兼容设计更是要求这些功能具备灵活的可配置性和自适应能力，以应对不同速率和信道条件下的挑战。掌握这些核心功能的内在机理和调试方法，是每一位SerDes工程师必备的技能。