首页
›
热销单品
›
硬件射频与高速接口
›
《高速SerDes相位插值器PI线性度优化与多相位时钟生成》
所属分类:硬件射频与高速接口
当前为单品课程,可返回上一级继续浏览同方向资料。
← 返回上一级
← 返回所属目录
咨询 / 购买
📘
高速SerDes相位插值器PI线性度优化与多相位时钟生成
共计 30 章节
点击此处阅读海量试读课程:100+行业、1000+细分领域
01
课程导入
高速SerDes概述 · 相位插值器(PI)的作用 · 课程目标与学习路径
课程导入
SerDes
02
基础知识
SerDes收发机架构 · 时钟数据恢复(CDR)原理 · 多相位时钟生成的基本概念
基础知识
SerDes
03
相位插值器基础
PI的工作原理 · 理想相位插值模型 · 权重控制与相位合成
相位插值器基础
PI
04
PI线性度定义
微分非线性(DNL)与积分非线性(I… · 计算方法及对系统性能的影响
PI
线性度定义
05
PI非线性来源
电流失配 · 晶体管失配 · 负载不平衡
PI
非线性来源
06
多相位时钟生成
环形振荡器 · LC振荡器 · 分频器与多相滤波器生成多相时钟的方法
多相位时钟生成
环形振荡器
07
PI电路拓扑
电流型PI · 电压型PI · 数字辅助PI等主流架构的优缺点对比
PI
电路拓扑
08
线性度优化方法
电流舵权重设计 · 温度计码与二进制码混合编码 · 动态元件匹配(DEM)技术
线性度优化方法
电流舵权重设计
09
校准技术
后台校准 · 前台校准 · 基于失配测量的校准算法及其实现
校准技术
后台校准
10
仿真与建模
PI行为级建模 · 蒙特卡洛仿真 · 工艺角分析
仿真
建模
11
版图设计
匹配性布局 · 共质心布局 · 屏蔽与隔离技术
版图设计
匹配性布局
12
案例实战
设计一个8位PI · 从规格定义到电路实现 · 并优化其INL/DNL
案例实战
PI
13
多相位时钟分配
时钟缓冲 · 相位对齐 · 占空比校正
多相位时钟分配
时钟缓冲
14
PI在CDR中的应用
相位跟踪 · 频率跟踪 · 环路带宽与PI线性度的关系
PI
CDR
15
高速SerDes中的抖动分析
随机抖动 · 确定性抖动 · PI非线性引起的抖动及其影响
SerDes
高速
16
先进工艺影响
FinFET工艺下的失配特性 · 电压域降低对PI设计的新挑战
先进工艺影响
FinFET
17
数字辅助PI
数字校准算法 · 查找表校正 · 自适应补偿技术
PI
数字辅助
18
混合信号仿真流程
使用Verilog-A建模PI · 混合仿真环境搭建 · 仿真结果分析
混合信号仿真流程
Verilog-A
19
测试与测量
PI线性度测试方法 · 片上测试电路设计 · ATE测试流程
测试
测量
20
常见问题与解决
非线性过大 · 相位毛刺 · 功耗与面积权衡
常见问题
解决
21
系统级优化
PI与VCO · 分频器 · CDR环路联合优化
系统级优化
PI
22
案例实战
基于28nm工艺设计一个低功耗高线性… · 并完成前仿与后仿
案例实战
nm
23
多相位时钟生成进阶
注入锁定 · 相位插值结合分频产生高精度多相时钟
多相位时钟生成进…
注入锁定
24
PI线性度对误码率(BER)的影响
建立BER与INL/DNL的定量关系
PI
BER
25
设计流程与工具
Cadence/Spectre · HSPICE · MATLAB/Simulink在PI…
设计流程
工具
26
前沿趋势
ADC-DSP架构中的PI · 全数字CDR · 机器学习辅助校准
前沿趋势
ADC-DSP
27
综合项目
从系统规格到芯片实现 · 完成一个包含PI的SerDes CD…
综合项目
从系统规格到芯片…
28
课程总结
核心知识点回顾 · 设计要点提炼 · 常见误区与经验分享
课程总结
核心知识点回顾
29
考试与评估
理论测试 · 设计作业 · 仿真报告与答辩要求
考试
评估
30
扩展学习
推荐书籍 · · 行业标准
扩展学习
推荐书籍
所属VIP或分类
同VIP:ADC采样与信号调理全流程实战
同VIP:ADS信号完整性仿真-高速电路PCB-SI
同VIP:Ansys-HFSS高速串行链路SerDes信号完整性仿真