2、信号完整性基础：传输线理论、阻抗匹配、反射与S参数基础
高速SerDes接口（如PCIe、USB、以太网）的物理层设计，本质上是在与传输线的非理想特性作斗争。回波损耗（Return Loss）和串扰（Crosstalk）并非孤立的电路缺陷，而是电磁波在非均匀介质中传播时，因阻抗失配和能量耦合产生的宏观表现。因此，在深入回波消除电路设计之前，必须建立完整的信号完整性（SI）理论框架。本章将聚焦于传输线理论、阻抗匹配、反射机理以及S参数分析，为后续章节的电路设计提供数学与物理层面的支撑。
上图展示了高速链路中信号传输与反射的基本物理过程。发送端（TX）输出信号经传输线（特性阻抗Z0）传播至接收端（RX），当负载阻抗ZL与Z0不一致时，部分能量被反射回源端，形成回波。S11表征输入端反射，S21表征前向传输增益。同时，相邻信号线之间的电磁耦合会产生近端串扰（NEXT）和远端串扰（FEXT），这些非理想效应共同构成了SerDes设计中必须面对的挑战。
2.1 传输线理论：从集总参数到分布参数
2.1.1 核心原理：为什么高速信号必须用传输线模型
在低频电路中，导线被视为理想连接，信号在任意时刻沿整条导线保持一致。但当信号上升沿变陡（如PCIe Gen5的上升时间约30ps），信号带宽（约0.35/tr）达到GHz量级时，导线的长度与信号波长（λ = v/f，PCB上约60-80mm@5GHz）可比拟。此时，导线的分布电感、分布电容、电阻和电导不能再被忽略，必须采用分布参数模型。
传输线的核心参数包括：
- 特性阻抗Z0：由传输线几何结构和介质材料决定，与长度无关。微带线典型值50Ω±10%，差分线85Ω或100Ω。
- 传播常数γ：γ = α + jβ，其中α为衰减常数（导体损耗+介质损耗），β为相位常数（β = 2π/λ）。
- 传播速度v：v = c/√εeff，εeff为有效介电常数（FR4约3.6-4.2）。
2.1.2 传输线类型与阻抗控制
| 传输线类型 | 结构特点 | 典型Z0 | 应用场景 |
|---|---|---|---|
| 微带线 | 外层走线，参考平面在下方 | 50Ω±10% | 单端信号、时钟 |
| 带状线 | 内层走线，上下均有参考平面 | 50Ω±10% | 多层板内层信号 |
| 差分微带线 | 外层差分对 | 85Ω/100Ω差分 | SerDes高速差分对 |
| 差分带状线 | 内层差分对 | 85Ω/100Ω差分 | 背板、高速连接器 |
阻抗控制的精度直接影响反射系数。例如，若目标Z0=50Ω，实际加工为45Ω，则Γ=(45-50)/(45+50)=-0.053，回波损耗RL=-20log10(0.053)=25.5dB。对于SerDes接收端，通常要求RL≥10dB（对应Γ≤0.316），而发送端要求RL≥12dB。
2.2 阻抗匹配与反射机理
2.2.1 反射系数的物理意义与计算
当电磁波沿传输线传播遇到阻抗不连续点（如连接器、过孔、接收端输入阻抗）时，部分能量被反射。反射系数Γ定义为反射波电压与入射波电压之比：
Γ = (ZL - Z0) / (ZL + Z0)其中ZL为负载阻抗，Z0为传输线特性阻抗。Γ的取值范围为[-1, 1]：
- ZL = Z0时，Γ=0，完全匹配，无反射。
- ZL = ∞（开路）时，Γ=+1，全反射，电压加倍。
- ZL = 0（短路）时，Γ=-1，全反射，电压反相。
回波损耗RL与Γ的关系为：RL = -20·log10|Γ|。RL越大，反射越小，信号质量越好。例如，RL=20dB对应Γ=0.1，即10%的能量被反射。
2.2.2 阻抗匹配的工程实现方法
在SerDes设计中，阻抗匹配通常通过以下方式实现：
- 源端串联匹配：在发送端串联电阻Rs，使Rs + Zout = Z0。适用于点对点拓扑，功耗较低。
- 终端并联匹配：在接收端并联电阻Rp = Z0。适用于高速总线，但直流功耗较大。
- AC端接：串联电容后并联电阻，用于需要直流偏置的场合。
- 片上匹配（OCT）：现代SerDes收发器内部集成可调阻抗匹配网络，通过校准寄存器调整阻抗值。
2.3 S参数基础：频域视角的链路分析
2.3.1 S参数定义与物理含义
S参数（散射参数）是描述线性网络在频域中信号传输与反射特性的标准工具。对于二端口网络，S参数矩阵为：
[b1] [S11 S12] [a1]
[b2] = [S21 S22] [a2]其中a1、a2为入射波，b1、b2为反射波。各参数含义：
- S11：端口1的反射系数（输入回波损耗），衡量从端口1看进去的阻抗匹配程度。
- S21：端口1到端口2的正向传输系数（插入损耗），衡量信号通过链路的增益/衰减。
- S12：反向隔离度，衡量从端口2到端口1的泄漏。
- S22：端口2的反射系数（输出回波损耗）。
对于SerDes链路，S参数通常以dB为单位：S11(dB) = 20·log10|S11|，S21(dB) = 20·log10|S21|。理想情况下，S11→-∞dB（无反射），S21→0dB（无损耗）。
2.3.2 差分S参数与混合模式
高速SerDes采用差分信号，因此需要混合模式S参数（Mixed-Mode S参数）：
| 参数 | 定义 | 工程意义 |
|---|---|---|
| SDD11 | 差分输入回波损耗 | 差分阻抗匹配质量 |
| SDD21 | 差分插入损耗 | 信号传输效率 |
| SCC11 | 共模输入回波损耗 | 共模噪声抑制能力 |
| SCD21 | 共模转差分 | 共模噪声转化为差模干扰 |
差分S参数可通过单端S参数转换得到，也可直接使用四端口网络分析仪测量。设计时需同时关注SDD11和SDD21，确保在奈奎斯特频率（如PCIe Gen5为16GHz）处SDD21≥-10dB，SDD11≤-10dB。
2.4 案例拆解：PCIe Gen4链路反射导致的眼图闭合
2.4.1 问题背景与初始现象
某服务器主板PCIe Gen4链路（16GT/s）在信号完整性测试中出现接收端眼图严重闭合，眼高仅180mV（规范要求≥300mV），误码率（BER）高达1×10^-8。链路拓扑为：CPU（TX）→ 连接器 → 背板走线（12英寸）→ 连接器 → 显卡（RX）。
2.4.2 关键数据与诊断过程
使用矢量网络分析仪（VNA）测量链路S参数，发现以下异常：
- SDD11在8GHz处为-6.5dB，远超-10dB的规范要求。
- SDD21在8GHz处为-8.2dB，接近-10dB的极限。
- TDR（时域反射计）测试显示，在背板走线中点存在一个明显的阻抗凹陷，阻抗降至72Ω（目标85Ω）。
进一步分析发现，背板走线在换层处使用了两个过孔，过孔残桩（Stub）长度约0.8mm，在16GHz频段产生谐振，导致阻抗不连续。同时，连接器焊盘处的参考平面被挖空，造成局部阻抗失配。
2.4.3 解决方案与实施步骤
- 过孔优化：将过孔残桩背钻至0.2mm以内，消除谐振点。
- 参考平面修复：在连接器焊盘下方增加地孔阵列，确保参考平面连续。
- 阻抗补偿：在阻抗凹陷处增加补偿电容（0.5pF），将局部阻抗拉回85Ω。
- 端接调整：将RX端片上端接从85Ω调整为80Ω，以补偿链路整体阻抗偏差。
2.4.4 结果对比与复盘
| 指标 | 优化前 | 优化后 | 规范要求 |
|---|---|---|---|
| SDD11@8GHz | -6.5dB | -14.2dB | ≤-10dB |
| SDD21@8GHz | -8.2dB | -5.8dB | ≥-10dB |
| 眼高 | 180mV | 340mV | ≥300mV |
| BER | 1×10^-8 | <1×10^-12 | ≤1×10^-12 |
复盘经验：反射问题往往不是单一因素导致，而是多个阻抗不连续点的叠加效应。TDR测试应作为定位手段，S参数作为量化验证，两者结合才能准确诊断。此外，背钻工艺的成本增加约15%，但换来了链路裕量的显著提升，在量产设计中值得投入。
2.5 常见误区与设计要点总结
设计要点清单：
- 在原理图阶段就明确目标阻抗（单端50Ω，差分85Ω/100Ω），并写入PCB设计规则。
- 使用2D/3D场求解器（如Ansys SIwave、Keysight EMPro）对关键链路进行预仿真。
- 在PCB上预留TDR测试点（间距≤2英寸），便于后期调试。
- 对过孔进行背钻处理，残桩控制在0.2mm以内。
- 连接器选型时关注其S参数模型，确保在目标频段内S11≤-15dB。
本章建立的传输线、阻抗匹配和S参数理论框架，是后续回波消除电路设计的数学基础。回波消除的本质，就是在接收端主动产生一个与反射波幅度相等、相位相反的信号，以抵消反射波的影响。理解反射的频域特性（S11）和时域特性（TDR），才能准确设计消除电路的带宽、增益和相位响应。