3、电路应力基础：电压、电流、功率、温度、机械应力等应力类型及其对元器件的影响
电路应力是电子产品硬件可靠性设计的核心出发点。任何元器件在服役期间都会承受电、热、机械、化学等多维应力的作用，而失效的根源往往不是单一应力超标，而是多种应力叠加后超过了器件的耐受极限。理解应力的本质、分类、作用路径及其对器件材料与结构的影响，是进行降额设计、寿命评估和故障分析的前提。本章将系统梳理电压、电流、功率、温度及机械应力等主要应力类型，并深入剖析它们对元器件失效模式的具体影响机制。
上图展示了电路应力源与元器件失效模式之间的映射关系。实际工程中，这五类应力并非独立作用，而是相互耦合、相互加剧。例如，电流应力产生焦耳热，导致温度应力上升，而温度升高又进一步降低材料的机械强度和电迁移激活能，形成正反馈失效链。因此，可靠性设计必须从系统层面综合考量各类应力的叠加效应。
3.1 电压应力：介质击穿与雪崩效应的物理边界
核心原理：电压应力是指施加在元器件两端或绝缘介质上的电位差。当电压超过材料介电强度时，绝缘体内部发生电子雪崩，形成导电通道，导致永久性击穿。对于半导体器件，过压还会引发PN结反向雪崩击穿、栅氧化层隧穿损伤以及MOSFET的漏源击穿。电压应力的危害具有累积性——即使未达到瞬时击穿阈值，长期高压应力也会导致介质内缺陷逐步生长，最终引发时间相关介质击穿（TDDB）。
判断方法与工程操作：在电路设计中，需对每个关键节点进行电压应力审计。具体步骤如下：
- 明确器件最大额定值（Absolute Maximum Ratings），包括VDS、VGS、VCE、VCC等关键参数。
- 计算实际工作电压与瞬态尖峰电压（如开关浪涌、感性负载反电动势）的叠加值。
- 对照降额标准（如IPC-9592、GJB/Z 35），确保稳态电压不超过额定值的80%，瞬态电压不超过90%。
- 对高压节点（如AC-DC整流后母线电压）增加TVS、压敏电阻或RC吸收网络。
| 器件类型 | 关键电压参数 | 典型失效阈值 | 降额建议 |
|---|---|---|---|
| MOSFET | VDS、VGS | 雪崩击穿、栅氧损伤 | VDS ≤ 80% BVDSS |
| 陶瓷电容 | 额定直流电压 | 介质击穿、绝缘电阻下降 | 施加电压 ≤ 50% 额定值 |
| 光耦 | VCEO、VISO | 隔离层击穿 | 工作电压 ≤ 60% 额定值 |
| 逻辑IC | VCC、输入引脚电压 | 闩锁效应、输入过压损伤 | VCC ≤ 90% 最大值 |
3.2 电流应力：电迁移与导体的长期疲劳
核心原理：电流应力通过导体时产生焦耳热和电迁移效应。电迁移是指金属原子在电子风力的作用下发生定向迁移，导致导体局部出现空洞（开路）或小丘（短路）。铝互连在电流密度超过105 A/cm²时电迁移显著加速，而铜互连的阈值稍高。此外，过流还会导致键合线熔断、焊点电化学迁移以及连接器接触电阻增大。
案例拆解：功率电阻的电流降额设计
某DC-DC转换器输出端使用2512封装贴片电阻（额定功率1W，额定电流2A）作为采样电阻。实际工作电流为1.5A，表面温升实测为45°C。按照降额规范，电流降额系数应为0.7，即最大允许电流为1.4A。但该设计实际电流已达1.5A，超出降额边界。分析发现，电阻下方铺铜面积不足，导致散热不良，温升偏高。改进措施：增大散热焊盘面积、增加过孔阵列，并将采样电阻改为两个0.5W电阻并联，使每个电阻实际电流降至0.75A，同时将电流密度降至额定值的50%以下。改进后，电阻表面温升降至28°C，长期可靠性显著提升。
电流应力判断流程：
- 计算各支路有效值电流和峰值电流，考虑纹波分量。
- 查阅器件数据手册中的最大额定电流和温升曲线。
- 评估PCB走线宽度与载流能力（IPC-2221标准）。
- 对连接器、继电器触点等机械接触点，额外考虑浪涌电流冲击。
3.3 功率应力：热积累与二次击穿的综合效应
核心原理：功率应力是电压与电流的乘积，其本质是器件内部能量耗散速率。功率应力直接决定结温，而结温是影响半导体器件可靠性的最核心参数。当功率耗散超过器件散热能力时，结温持续上升，引发热失控。对于双极型晶体管，局部热点导致电流集中，形成二次击穿，使器件在毫秒级时间内永久损坏。功率应力还通过温度循环导致焊点热疲劳，以及通过功率循环引起键合线根部裂纹。
功率降额设计方法：
- 计算器件实际功耗P = V×I，并考虑开关损耗（对功率开关器件）。
- 根据热阻RθJA或RθJC估算结温TJ = TA + P×RθJA。
- 确保TJ不超过额定最大结温的80%（例如额定150°C，实际控制在120°C以内）。
- 对散热器、风道、PCB铜箔散热路径进行热仿真验证。
| 器件类别 | 功率降额系数 | 主要失效模式 | 热管理措施 |
|---|---|---|---|
| 功率MOSFET | 50%~70% | 热失控、SOA超限 | 加大铜箔、增加散热器 |
| 线性稳压器 | 50% | 过温保护、热循环疲劳 | 分压功耗、使用DC-DC替代 |
| 绕线电阻 | 50%~60% | 绝缘老化、阻值漂移 | 架空安装、降低环境温度 |
| LED | 60%~70% | 光衰加速、荧光粉劣化 | 铝基板、恒流驱动 |
3.4 温度应力：阿伦尼乌斯加速与热膨胀失配
核心原理：温度应力是影响元器件老化速率的最主要因素。根据阿伦尼乌斯模型，化学反应速率随温度呈指数增长，温度每升高10°C，器件寿命约缩短一半。高温加速了金属间化合物生长、氧化腐蚀、聚合物降解和掺杂剂扩散。同时，温度循环产生的热膨胀系数（CTE）失配，在焊点、引脚、封装界面处产生周期性机械应力，导致热疲劳裂纹。低温则可能引发脆性断裂和参数漂移。
温度应力的工程控制：
- 环境温度评估：明确产品工作温度范围（如-40°C~+85°C），并考虑机箱内部温升。
- 器件结温估算：通过热阻网络计算实际结温，确保在最恶劣工况下仍低于降额限值。
- 温度循环设计：对户外或车载电子，需评估每日温度循环次数和温差范围。
- 散热路径优化：使用导热垫、均温板、热管等，降低热点温度。
3.5 机械应力：振动、冲击与封装完整性
核心原理：机械应力来源于振动、冲击、弯曲、热膨胀约束等。对于板级电子组件，振动导致引脚和焊点反复弯曲，产生疲劳裂纹；冲击则可能瞬间造成陶瓷电容开裂、晶振断裂或BGA焊球脱焊。PCB的翘曲和弯曲会传递应力至封装引脚，导致内部键合线断裂。此外，灌封胶与器件CTE不匹配时，在温度变化下会产生额外的机械应力。
机械应力防护设计：
- 结构加固：对大型器件（如电解电容、电感）使用点胶固定或卡扣压紧。
- 减振设计：使用橡胶垫、减振器隔离振动源。
- PCB布局优化：将重型器件靠近支撑点，避免悬臂安装。
- 引脚应力释放：对通孔器件，引脚成型时预留应力释放弯。
- 陶瓷器件防护：MLCC避免布置在PCB易弯曲区域（如板边、螺丝孔附近）。
| 应力场景 | 典型失效模式 | 防护手段 | 验证方法 |
|---|---|---|---|
| 随机振动 | 焊点疲劳、引脚断裂 | 点胶加固、减振支架 | IEC 60068-2-64 |
| 机械冲击 | 陶瓷开裂、晶振碎裂 | 缓冲泡棉、灌封 | IEC 60068-2-27 |
| PCB弯曲 | BGA焊球开裂 | 板厚增加、支撑柱 | IPC-9702弯曲测试 |
| 热-机械耦合 | 封装分层、键合线脱开 | 低CTE基板、柔性互连 | 温度循环+振动复合 |
3.6 多应力耦合与降额设计综合策略
实际工程中，各类应力同时存在并相互影响。例如，功率应力产生温升，温升降低材料强度，使机械应力更易造成损伤；电流应力加速电迁移，而电迁移速率又随温度升高而指数增加。因此，降额设计必须采用“最恶劣工况叠加”原则，即同时考虑最大环境温度、最大负载电流、最高输入电压和最大机械振动等级。
综合降额实施步骤：
- 第一步：建立应力-强度干涉模型，识别每个器件的关键应力参数。
- 第二步：确定各应力的最恶劣组合工况（如高温+满载+振动）。
- 第三步：按降额标准逐项核对，确保所有应力均处于安全区间。
- 第四步：对薄弱环节进行冗余设计或增加保护电路。
- 第五步：通过HALT（高加速寿命试验）验证降额设计的有效性。