3、电磁兼容基础：EMC/EMI定义、辐射与传导干扰、耦合机制、敏感度与抗扰度、相关标准与法规
电磁兼容（Electromagnetic Compatibility, EMC）是射频PCB设计的基石。在射频工程师的日常工作中，EMC问题往往不是“要不要做”的选择题，而是“何时做、做到什么程度”的必答题。EMC包含两个方向：一是设备自身产生的电磁干扰（Electromagnetic Interference, EMI）不能超过规定限值，即“不扰民”；二是设备在外部电磁环境中能正常工作，即“抗得住扰”。理解EMC的基本概念、干扰耦合路径以及相关法规，是进行射频PCB布局与电磁兼容设计的前提。本章将系统梳理EMC/EMI的定义、辐射与传导干扰的本质、四种基本耦合机制、敏感度与抗扰度的工程含义，以及国内外主流标准体系，为后续章节的布局规则和滤波设计奠定理论基础。
3.1 EMC/EMI核心定义与工程边界
电磁兼容（EMC）是指设备或系统在其电磁环境中能正常工作，且不对该环境中任何事物构成不能承受的电磁骚扰的能力。EMC包含两个并列的方面：电磁干扰（EMI）和电磁敏感度（EMS）。EMI关注的是设备作为干扰源向外发射电磁能量的行为，而EMS关注的是设备作为受害者对外部电磁能量的耐受能力。在射频PCB设计中，我们通常将EMI问题细分为辐射发射（Radiated Emission, RE）和传导发射（Conducted Emission, CE）；将EMS问题细分为辐射抗扰度（Radiated Susceptibility, RS）和传导抗扰度（Conducted Susceptibility, CS）。
从工程实践角度看，EMC设计并非追求“零干扰”或“免疫”，而是要在成本、性能、体积和法规合规性之间取得平衡。例如，一个2.4GHz WiFi模块的PCB，其开关电源的开关频率（通常为1~3MHz）及其谐波可能通过电源线传导发射，也可能通过走线辐射发射。设计目标不是消除所有开关噪声，而是将其控制在CISPR 22/32规定的限值以内，同时保证WiFi接收灵敏度不受自身噪声干扰。
3.2 辐射干扰与传导干扰：两种发射路径的深入剖析
辐射干扰（Radiated Emission）是指干扰能量通过空间以电磁波形式传播。在射频PCB中，辐射发射的“天线”通常是：长度与干扰波长可比的走线（如时钟线、数据线）、连接外部线缆的接口（如USB、HDMI）、PCB边缘的缝隙或散热器。辐射发射的频率范围通常关注30MHz~1GHz（CISPR标准）或1GHz以上（针对射频设备）。
传导干扰（Conducted Emission）是指干扰能量通过电源线、信号线或地线等金属导体传播。传导发射的频率范围通常为150kHz~30MHz（CISPR标准）。传导干扰的典型来源包括：开关电源的开关噪声、DC-DC转换器的纹波、数字IC的同步开关噪声（SSN）等。这些噪声沿着PCB走线传播到电源端口或信号端口，再通过外部线缆辐射出去，形成“二次辐射”。
| 对比维度 | 辐射干扰（RE） | 传导干扰（CE） |
|---|---|---|
| 传播介质 | 空间电磁波 | 金属导体（电源线/信号线/地线） |
| 典型频率范围 | 30MHz ~ 1GHz（甚至更高） | 150kHz ~ 30MHz |
| 主要耦合路径 | 天线效应、线缆辐射、缝隙泄漏 | 共阻抗耦合、电源线传导、地弹 |
| PCB设计对策 | 布局分区、屏蔽、阻抗匹配、减小环路面积 | 滤波、去耦、隔离、分层电源/地 |
| 测试方法 | 电波暗室、天线测量 | LISN（线路阻抗稳定网络） |
在射频PCB设计中，辐射干扰和传导干扰往往相互转化。例如，DC-DC转换器的开关噪声首先通过PCB走线传导，到达电源连接器后，连接器上的电缆成为辐射天线，将噪声辐射到空间中。因此，解决传导干扰的滤波设计（如π型滤波、共模扼流圈）同时也能降低辐射干扰水平。
3.3 四种耦合机制：从物理层面理解干扰路径
电磁干扰从源到受害者的传播，本质上只有四种耦合机制。理解这四种机制，是进行PCB布局和布线优化的基础。
3.3.1 传导耦合（Conductive Coupling）
传导耦合是最直接的耦合方式，干扰源和受害者之间通过金属导体（导线、PCB走线、地平面）直接连接。典型场景包括：多个IC共享同一电源走线，当一个IC的电流发生瞬变时，在共享走线的阻抗上产生压降，影响其他IC的供电电压。这种耦合在射频PCB中尤为突出，因为射频电路对电源纹波极其敏感。
3.3.2 辐射耦合（Radiated Coupling）
辐射耦合是指干扰源和受害者之间没有直接电气连接，干扰能量通过空间电磁波传播。在PCB层面，辐射耦合通常发生在高频信号走线（如射频输出线）与敏感电路（如低噪声放大器输入端）之间。辐射耦合的强度与距离的平方成反比，与频率的平方成正比。
3.3.3 容性耦合（Capacitive Coupling）
容性耦合又称电场耦合，发生在两个导体之间存在寄生电容时。当干扰源导体上的电压发生变化时，通过寄生电容在受害者导体上感应出电荷，从而产生干扰电压。在PCB设计中，相邻走线之间的寄生电容约为0.1~0.3pF/cm（取决于线宽、间距和介质厚度）。对于高阻抗电路，容性耦合的影响尤为显著。
3.3.4 感性耦合（Inductive Coupling）
感性耦合又称磁场耦合，发生在两个导体之间存在互感时。当干扰源导体中流过变化的电流时，产生的交变磁场在受害者导体回路中感应出电动势。感性耦合的强度与回路面积成正比，与距离成反比。在射频PCB中，感性耦合常见于电源环路与信号环路之间，以及相邻的平行走线之间。
3.4 敏感度与抗扰度：受害者的视角
敏感度（Susceptibility）是指设备对电磁干扰的响应程度，而抗扰度（Immunity）是指设备抵抗电磁干扰的能力。两者是同一问题的两面：敏感度越高，抗扰度越低。在射频PCB设计中，敏感度分析通常关注以下关键电路：
- 低噪声放大器（LNA）输入端：对微伏级信号进行放大，极易受到电源噪声和空间辐射干扰。
- 锁相环（PLL）的VCO控制电压：对电源纹波和地弹极其敏感，可能导致相位噪声恶化。
- ADC的参考电压和模拟输入：参考电压上的任何噪声都会直接转化为转换误差。
- 复位电路和时钟电路：对瞬态干扰敏感，可能导致系统误复位或时钟抖动。
抗扰度设计的关键在于降低电路对干扰的响应灵敏度。具体措施包括：提高信号电平（但受功耗和法规限制）、增加滤波（如RC低通滤波、共模扼流圈）、优化接地（单点接地或多点接地策略）、使用屏蔽罩等。在射频PCB中，抗扰度设计还需要考虑带外抑制——即对工作频带之外的干扰信号进行衰减，防止其进入接收链路造成阻塞或互调失真。
3.5 相关标准与法规：合规性要求
射频PCB设计必须满足目标市场的EMC法规要求。全球主要EMC标准体系如下：
| 标准体系 | 适用区域 | 典型标准编号 | 关注频段 | 主要内容 |
|---|---|---|---|---|
| CISPR | 国际（IEC） | CISPR 32（多媒体设备） | 30MHz~6GHz（辐射） | 辐射发射限值、传导发射限值 |
| IEC 61000 | 国际（IEC） | IEC 61000-4-3（辐射抗扰） | 80MHz~6GHz | 辐射抗扰度测试方法、等级 |
| FCC | 美国 | FCC Part 15 Subpart B | 30MHz~40GHz | 无意辐射体的发射限值 |
| ETSI | 欧洲 | ETSI EN 300 328（2.4GHz设备） | 2.4GHz ISM频段 | 射频设备的EMC和频谱要求 |
| GB/T | 中国 | GB/T 9254（信息技术设备） | 30MHz~1GHz | 辐射/传导发射限值 |
在射频PCB设计阶段，需要特别关注以下标准要求：
- 辐射发射限值：例如CISPR 32 Class B（家用环境）在30~230MHz频段限值为40dBμV/m（3m测量距离），在230MHz~1GHz频段限值为47dBμV/m。这意味着PCB设计必须控制高频信号的辐射效率。
- 传导发射限值：例如CISPR 32 Class B在150kHz~500kHz频段限值为56~46dBμV（准峰值），在500kHz~30MHz频段限值为60dBμV。这要求电源输入端口必须设计有效的EMI滤波器。
- 抗扰度等级：IEC 61000-4-3规定辐射抗扰度测试场强为3V/m（工业环境）或10V/m（特殊环境），频率范围80MHz~6GHz。射频PCB的接收链路必须能在该场强下正常工作。
3.6 案例拆解：2.4GHz射频模块的EMC问题定位与整改
下面通过一个实际案例，展示EMC基础理论在射频PCB设计中的应用。
背景与约束：某物联网产品采用2.4GHz射频SoC（集成WiFi和BLE），PCB为4层板（顶层信号、第二层地、第三层电源、底层信号），尺寸为40mm×60mm。产品需通过FCC Part 15 Subpart B认证，辐射发射限值Class B。设计初期，工程师将DC-DC转换器放置在PCB左下角，射频天线位于右上角，两者距离约50mm。
初始现象：在FCC预测试中，辐射发射在240MHz、480MHz和720MHz频点超标，超标幅度约6~10dB。这些频点恰好是DC-DC开关频率（2.4MHz）的100倍、200倍和300倍谐波。
关键数据与参数：
- DC-DC开关频率：2.4MHz，上升沿时间约5ns（对应频谱包络在约64MHz处开始衰减）
- DC-DC电感位置：靠近PCB左下角边缘，距离天线馈线约45mm
- 天线馈线走线：从SoC到天线，走线宽度0.3mm，长度约35mm，走线下方为完整地平面
- 电源走线：DC-DC输出走线穿过PCB中部，与天线馈线平行段约15mm，间距0.5mm
分析判断过程：
首先，240MHz谐波超标表明DC-DC的开关噪声通过某种路径辐射出来。由于天线馈线走线下方有完整地平面，天线馈线本身的辐射效率较低。进一步检查发现，DC-DC输出走线与天线馈线存在15mm的平行段，间距仅0.5mm。根据容性耦合公式，两条走线之间的寄生电容约为0.2pF。在240MHz频率下，该电容的阻抗约为3.3kΩ，而天线馈线端的阻抗约为50Ω，因此容性耦合产生的干扰电压约为：
V_noise = V_sw × (Z_ant / (Z_ant + 1/(jωC)))
= 1V × (50 / (50 + 3316)) ≈ 15mV15mV的干扰电压叠加在射频信号上，通过天线辐射出去，导致240MHz频点超标。此外，DC-DC电感靠近PCB边缘，其产生的磁场可能直接辐射到空间中。
实际操作步骤：
- 将DC-DC输出走线从PCB中部移至底层，与天线馈线垂直走线，消除平行段。
- 在DC-DC输出端增加π型滤波器（磁珠+100nF电容+10nF电容），抑制高频谐波。
- 将DC-DC电感旋转90°，使其磁场方向与天线馈线垂直，减小感性耦合。
- 在DC-DC开关节点（SW节点）增加RC吸收电路（10Ω+100pF），减缓上升沿，降低高频谐波能量。
结果对比：整改后，240MHz频点辐射发射降低12dB，480MHz降低9dB，720MHz降低7dB，全部低于FCC Class B限值至少4dB裕量。同时，WiFi接收灵敏度从-88dBm提升至-92dBm（改善4dB），表明自身干扰对接收链路的恶化也得到缓解。
风险与代价：增加π型滤波器和RC吸收电路增加了约0.15美元的成本和约20mm²的PCB面积。旋转电感位置后，DC-DC的散热路径略有变化，但温升测试显示在允许范围内。
复盘经验：本案例的核心教训是：电源走线与射频走线的耦合是射频PCB中最常见的EMC问题之一。在布局阶段，应优先将电源电路与射频电路分区布置，并确保电源走线不与射频走线平行。此外，DC-DC开关节点的上升沿控制（通过栅极电阻或RC吸收）是降低高频谐波辐射的最有效手段之一。
3.7 常见误区与总结复盘
在EMC基础理论学习中，工程师常陷入以下误区：
- 误区一：EMC问题可以事后补救。实际上，PCB布局一旦定型，EMC整改的空间非常有限。例如，增加屏蔽罩虽然有效，但成本高、散热差、调试不便。
- 误区二：只要地平面完整，EMC就无忧。地平面完整是必要条件，但不是充分条件。电源走线、信号回流路径、过孔位置等都会影响EMC性能。
- 误区三：频率越高，EMC问题越严重。实际上，干扰的频谱分布取决于信号的上升沿时间，而非仅仅取决于时钟频率。一个上升沿为1ns的1MHz信号，其频谱包络可延伸至约318MHz。
- 误区四：所有EMC问题都源于辐射。传导耦合（共阻抗耦合）在低频段（<30MHz）更为常见，且往往通过电源线传播。