📚 课程目录第3章收发机系统架构概述

3、收发机系统架构概述：超外差、零中频、低中频、直接采样等主流架构的原理、优缺点及适用场景对比

射频收发机架构是无线通信系统的核心骨架，决定了系统的灵敏度、选择性、功耗、成本与集成度。从最早的超外差架构到近年兴起的直接采样架构，每一种方案都是在“性能”与“复杂度”之间做出的权衡。本章将系统梳理四种主流架构的工作原理、关键模块、优缺点及典型应用场景，帮助工程师在项目立项时做出合理的架构选型。

3.1 超外差架构：经典之选，性能标杆

核心原理：超外差（Super-Heterodyne）架构由Edwin Armstrong于1918年发明，其核心思想是通过本地振荡器（LO）将射频信号变频到一个固定的中频（IF），再在中频进行放大、滤波和解调。接收链路典型结构为：LNA → 镜像抑制滤波器 → 混频器 → IF带通滤波器 → IF放大器 → 解调器。发射链路则相反，基带信号先调制到IF，再上变频到RF。

判断方法：选择超外差架构时，需重点评估以下指标：

镜像抑制比：通常需要>60dB，依赖高Q值IF滤波器（如SAW、晶体滤波器）
中频选择：高中频（如>100MHz）利于镜像抑制，低中频（如10.7MHz）利于选择性
多级变频：二次变频可进一步缓解镜像与邻道干扰的矛盾

  案例拆解：某5G基站接收机要求灵敏度-110dBm，邻道抑制>65dB。采用超外差架构，第一中频选380MHz（高中频），第二中频选76.8MHz。第一级镜像频率为2×LO-RF=2×3.8GHz-3.42GHz=4.18GHz，通过介质腔体滤波器提供>70dB抑制；第二级镜像通过片上复数滤波进一步抑制。实测整机噪声系数2.8dB，镜像抑制72dB，满足3GPP指标。代价是BOM成本约$45，面积12cm²，功耗3.2W。

常见误区：超外差并非“越高级越好”。在消费级IoT产品中，其高昂的滤波器成本和较大的PCB面积往往难以承受。此外，多级变频带来的组合干扰（如互调产物）需要仔细规划频率计划，否则会出现“假响应”问题。

3.2 零中频架构：集成度之王，数字校准的胜利

核心原理：零中频（Zero-IF）架构直接将射频信号与本振（LO频率=载频）混频，输出基带I/Q信号，无需中频级。接收链路为：LNA → 正交混频器 → 低通滤波 → 基带VGA → ADC。由于LO与RF同频，不存在镜像频率，省去了镜像抑制滤波器。发射链路直接进行正交上变频。

操作流程：零中频架构的设计关键在“校准”而非“滤波”：

直流失调校准：通过DAC注入反向失调电压，或采用AC耦合（需考虑低频信号损失）
IQ失衡校准：在数字域估计幅度误差（ΔA）和相位误差（Δφ），通过2×2矩阵补偿
本振泄漏抑制：通过DAC预失真或增加隔离度
二阶互调（IM2）校准：利用自适应算法在数字域消除

校准项	典型指标	校准方法	收敛时间
直流失调	<±1mV	DAC注入/数字平均	<1ms
IQ幅度失衡	<0.1dB	数字增益调整	<5ms
IQ相位失衡	<1°	数字相位旋转	<5ms
本振泄漏	<-40dBc	DAC预失真	<2ms

实战场景：某手机SoC集成零中频收发机，支持LTE/NR频段。在工厂校准阶段，通过内置自测（BIST）路径注入已知测试音，在数字域计算IQ失衡系数并存储于OTP。用户使用时，开机仅需50ms即可完成校准。相比超外差方案，BOM减少3颗SAW滤波器，成本降低$2.5，面积节省60%。

风险提示：零中频接收机对“偶次谐波混频”敏感。例如，强干扰信号经LNA非线性产生二次谐波，与LO的二次谐波混频后落入基带。需确保LNA的IIP2>+45dBm，或采用差分结构抑制偶次分量。

3.3 低中频架构：折中之道，蓝牙与IoT的宠儿

核心原理：低中频（Low-IF）架构将射频信号变频到一个较低的中频（通常为几百kHz至几MHz），既避免了零中频的直流失调和闪烁噪声问题，又比超外差更易集成。接收链路为：LNA → 正交混频器 → 复数带通滤波 → ADC。由于中频较低，镜像频率与RF信号非常接近，必须采用复数混频和镜像抑制技术。

判断方法：低中频架构的镜像抑制性能取决于I/Q路径的匹配精度：

镜像抑制比（IRR）：IRR = (1+ε²+2εcosφ)/(1+ε²-2εcosφ)，其中ε为幅度失配，φ为相位失配。若要求IRR>40dB，需ε<0.1dB且φ<1°
中频选择：典型值2MHz（BLE）、4MHz（Zigbee），需权衡镜像抑制与ADC采样率
复数滤波：采用多相滤波器（Polyphase Filter）实现非对称频率响应，抑制负频率镜像

  案例拆解：某BLE 5.0 SoC采用低中频架构，中频2MHz，带宽1MHz。射频前端使用片上有源多相滤波器，实测IRR=45dB（典型值），满足BLE规范要求（镜像抑制>30dB）。相比零中频方案，低中频避免了DC偏移导致的灵敏度恶化，在-95dBm灵敏度下仍能保持稳定解调。功耗仅5.5mA（接收模式），非常适合纽扣电池供电的IoT设备。

常见误区：低中频并非“零中频的简单改进”。其镜像抑制性能受限于I/Q匹配，而匹配度随温度、工艺漂移而变化。设计时必须预留足够的校准余量，否则在极端温度下IRR可能劣化至25dB以下，导致灵敏度急剧下降。

3.4 直接采样架构：软件无线电的终极形态

核心原理：直接采样（Direct Sampling）架构省去了模拟混频器，射频信号经LNA放大后直接由高速ADC采样，或由DAC直接产生射频信号。接收链路为：LNA → 抗混叠滤波 → ADC → 数字下变频（DDC）。发射链路为：DAC → 重建滤波 → PA。该架构将频率变换完全数字化，实现了真正的“软件无线电”。

操作流程：直接采样架构的设计需关注以下关键参数：

采样率选择：根据带通采样定理，f_s ≥ 2×BW，且需满足f_s > 2×f_H/N（N为整数），避免频谱混叠
ADC性能：ENOB（有效位数）直接决定动态范围，每增加1bit，动态范围提升6dB
抗混叠滤波：需在目标频段外提供足够抑制，通常采用LC滤波器或腔体滤波器
数字下变频：通过NCO和CIC/FIR滤波器实现频率搬移和信道选择

参数	典型值（宽带接收）	设计考量
采样率	3.0-4.0 GSPS	覆盖0.5-3.5GHz频段
ADC分辨率	12-14 bit	ENOB>10bit，SFDR>70dBc
模拟带宽	>3.5GHz	需匹配输入网络
功耗	2-5W（单通道）	散热设计关键

  案例拆解：某军用宽带接收机需覆盖0.3-3GHz，瞬时带宽200MHz。采用AD9208（3GSPS，14bit）直接采样，前端仅用LNA+抗混叠滤波器。数字域通过FPGA实现DDC，可同时处理8个20MHz信道。相比超外差方案，省去了3个本振和混频级，体积缩小70%，且可通过软件动态重构信道中心频率。代价是ADC功耗4.5W，需采用液冷散热；且SFDR仅72dBc，对强干扰的容忍度不如超外差。

风险提示：直接采样架构对时钟抖动极其敏感。采样时钟的RMS抖动每增加100fs，SNR下降约3dB（在3GHz输入频率下）。必须使用超低相噪时钟源（如Wenzel或Rakon），并配合时钟分配芯片（如LMK04828）进行抖动净化。

3.5 架构选型决策框架与总结

判断方法：在实际项目中，架构选型应遵循“需求驱动”原则，按以下步骤决策：

明确系统指标：灵敏度、动态范围、邻道抑制、功耗、成本、尺寸
评估频段与带宽：载频越高、带宽越宽，越倾向直接采样；窄带系统可考虑低中频
分析干扰环境：强干扰场景优先超外差或高线性零中频
考虑量产与校准：消费类产品适合零中频/低中频（可批量校准），仪表/军用适合超外差/直接采样
评估技术成熟度：团队对数字校准算法的掌握程度决定零中频的可行性

经验总结：没有“最好”的架构，只有“最合适”的架构。5G手机普遍采用零中频+数字校准，因为其集成度和成本优势无可替代；而高端测试仪表仍坚持超外差，因为其动态范围和线性度是数字方案难以企及的。直接采样在宽带接收领域正快速渗透，但受限于ADC功耗和散热，短期内难以全面取代模拟架构。

最终提醒：架构选型不是“一锤子买卖”。建议在项目初期搭建硬件原型，实测关键指标（如镜像抑制、直流失调、IM2等），并预留校准接口和调试引脚。同时，关注芯片厂商的参考设计——成熟的参考设计往往已经解决了80%的工程问题，剩下的20%需要根据具体应用场景进行针对性优化。