第一章 课程导入：射频收发机的基本概念、发展历程与应用领域
射频收发机（RF Transceiver）是无线通信系统的物理层核心，承担着基带数字信号与空中电磁波之间的双向转换任务。从手机、Wi-Fi路由器到卫星通信、相控阵雷达，射频收发机的性能直接决定了系统的通信距离、数据速率、功耗与可靠性。本章作为课程的开篇，将系统梳理射频收发机的基本定义与功能边界，回顾其从分立器件到高度集成SoC的百年演进脉络，剖析其在通信、雷达、物联网三大领域的典型应用形态，并明确本课程的学习目标与知识框架。理解射频收发机的本质，是后续学习LNA、Mixer、PLL、ADC/DAC等具体模块设计的前提。
1.1 射频收发机的基本概念与功能边界
核心原理：从电磁波到比特的桥梁
射频收发机本质上是一个频率与信息形态的转换系统。在发射路径上，基带处理器产生的数字比特流经过DAC转换为模拟基带信号，再通过上变频器搬移到射频载波上，经功率放大器放大后由天线辐射出去。在接收路径上，天线捕获的微弱电磁波信号经过低噪声放大器（LNA）放大，通过下变频器搬移到中频或基带，再经滤波、增益控制后由ADC数字化，最终交由基带处理器解调。这一过程中，射频收发机需要解决的核心问题包括：频率选择性（从众多信号中提取目标信道）、灵敏度（检测微弱信号）、线性度（抑制干扰和失真）、功率效率（延长电池寿命）。
现代射频收发机通常采用超外差（Super-Heterodyne）或零中频（Zero-IF）架构。超外差架构通过一次或多次变频将射频信号搬移到固定中频，具有优异的邻道选择性，但需要外部声表面波（SAW）滤波器，成本与体积较高。零中频架构直接将射频信号搬移到基带，省去中频滤波器，集成度高、功耗低，但面临直流偏移、I/Q失配和闪烁噪声等挑战。近年来，随着CMOS工艺的进步和数字校准技术的发展，零中频架构已成为手机、Wi-Fi等消费电子领域的主流选择。
工程视角：射频收发机的设计指标之间存在强耦合。例如，提高接收灵敏度需要降低噪声系数，但往往以增加功耗为代价；提高发射功率需要PA具备更高饱和输出能力，但会恶化线性度并增加热管理难度。实际工程中，需要根据系统规格（如3GPP协议要求、FCC频谱模板）进行多目标优化，而非追求单一指标的极致。
判断方法：如何界定射频收发机的设计边界
在系统设计中，射频收发机的功能边界通常由以下三个维度界定：
- 频率维度：收发机的工作频段决定了天线尺寸、滤波器类型、半导体工艺选择（如GaAs用于PA，CMOS用于集成收发机）。
- 功率维度：发射功率等级决定了PA的拓扑（如Doherty、E类）、电源电压和热设计；接收灵敏度则决定了LNA的噪声匹配策略。
- 信号维度：调制方式（QPSK、256QAM、OFDM）和信道带宽直接决定了EVM要求、ADC/DAC的位数与采样率、PLL的相位噪声指标。
一个实用的判断方法是“链路预算反推法”：从系统级指标（如最大通信距离、数据速率）出发，逐级反推收发机各模块的增益、噪声系数、线性度、功耗预算。例如，若要求接收灵敏度为-100 dBm，信道带宽为20 MHz，则根据热噪声功率公式 P_noise = -174 dBm/Hz + 10*log10(BW)，可计算出允许的最大噪声系数NF ≤ 9 dB（假设所需SNR为10 dB）。这一方法贯穿整个课程，是射频系统设计的核心方法论。
案例拆解：一款NB-IoT收发机的功能边界定义
以一款面向窄带物联网（NB-IoT）的射频收发机为例，其设计约束如下：
- 频段：B8（900 MHz），带宽180 kHz，发射功率+23 dBm（Class 3）。
- 灵敏度：-120 dBm（重传次数=128），对应NF ≤ 5 dB。
- 功耗：接收模式电流≤ 10 mA，发射模式电流≤ 100 mA（PA效率≥ 40%）。
- 成本：单芯片集成，外部BOM ≤ 10颗物料。
基于这些约束，设计团队选择了零中频架构，采用22 nm RFCMOS工艺，将LNA、Mixer、PLL、ADC/DAC、PA驱动级全部集成在单芯片上。接收链路通过片内数字校准消除直流偏移和I/Q失配，发射链路采用数字预失真（DPD）提升PA线性度。最终实现的芯片面积约4 mm²，接收灵敏度达到-121 dBm，发射EVM优于3%，完全满足NB-IoT标准要求。这一案例表明，功能边界的定义必须从系统需求出发，而非从电路模块出发。
常见误区与总结复盘
误区1：认为射频收发机只是“放大器+混频器”的简单组合。实际上，现代收发机是一个包含模拟、数字、算法、协议的多域复杂系统，数字校准和信号处理已成为性能提升的关键。
误区2：忽视收发机与天线、基带之间的协同设计。例如，天线失配会导致PA输出功率回退，基带滤波器的滚降系数会影响ACPR指标，这些都需要在系统层面统一考虑。
误区3：盲目追求高集成度而忽略隔离度问题。收发同频时，发射泄漏到接收路径的信号会严重恶化灵敏度，需要精心设计片上隔离和双工器布局。
复盘要点：射频收发机设计的本质是在灵敏度、线性度、功耗、成本四个维度之间寻找最优平衡点。任何设计决策都应从系统指标出发，通过链路预算和仿真验证，最终落实到具体电路实现。
1.2 射频收发机的发展历程与技术演进
核心原理：技术迭代的驱动力
射频收发机的发展史，是半导体工艺、系统架构、通信标准三者相互促进的历史。从20世纪初的矿石收音机到今天的5G毫米波相控阵收发机，每一次技术跃迁都源于对更高频率、更宽带宽、更低功耗、更低成本的不懈追求。
| 年代 | 代表器件/架构 | 工作频段 | 集成度 | 典型应用 |
|---|---|---|---|---|
| 1900s-1940s | 矿石检波器、电子管再生式接收机 | 中波/短波 | 分立器件 | 广播收音 |
| 1950s-1970s | 超外差收发机、晶体管化 | VHF/UHF | PCB级模块 | 军用通信、电视广播 |
| 1980s-1990s | GaAs MMIC、数字调制 | 900 MHz/1.8 GHz | 多芯片模组 | 2G GSM手机 |
| 2000s-2010s | CMOS RF SoC、零中频架构 | 2.4 GHz/5 GHz | 单芯片集成 | 3G/4G手机、Wi-Fi |
| 2020s-至今 | FinFET/FD-SOI、相控阵、AI辅助校准 | 毫米波 24-71 GHz | SiP/异构集成 | 5G NR、卫星互联网、汽车雷达 |
从架构演进看，超外差架构统治了20世纪大部分时间，其优势在于通过中频滤波获得优异的邻道抑制。然而，随着CMOS工艺的成熟和数字补偿技术的进步，零中频架构在2000年后逐渐成为主流。近年来，为了支持5G NR的大带宽（100 MHz-400 MHz）和载波聚合，收发机架构进一步向直接射频采样（RF Sampling）演进，即ADC直接对射频信号采样，省去模拟下变频链路，这要求ADC的采样率高达数GS/s，分辨率达到12-14位。
判断方法：如何选择适合的收发机架构
架构选择是射频系统设计中最关键的决策之一。以下是工程实践中常用的判断准则：
- 频段与带宽：若信道带宽小于50 MHz，零中频架构具有功耗和成本优势；若带宽超过200 MHz，直接射频采样或低中频架构更合适。
- 干扰环境：在强干扰场景（如基站接收机），超外差架构的滤波能力更强；在手机等终端场景，零中频配合数字滤波已足够。
- 工艺与成本：CMOS工艺适合高集成度、低成本应用；GaAs/SiGe适合高性能PA和LNA；InP适合超高频（>100 GHz）应用。
- 可校准性：零中频架构的I/Q失配、直流偏移可通过数字校准消除，但需要额外的校准算法和硬件开销。
经验提醒：在课程后续章节中，我们将详细推导每种架构的灵敏度、线性度、镜像抑制等指标的计算方法。架构选择没有优劣，只有是否匹配应用场景。
案例拆解：从4G到5G的收发机演进
以某主流手机芯片厂商的收发机演进为例：
- 4G时代（2015年）：采用28 nm CMOS工艺，零中频架构，支持3GPP LTE Cat.6，2×20 MHz载波聚合。收发机芯片面积约12 mm²，接收NF约3 dB，发射EVM约2%。
- 5G时代（2020年）：采用5 nm FinFET工艺，支持NR FR1（450 MHz-7.125 GHz）和FR2（24.25-52.6 GHz）。FR1部分仍采用零中频架构，但增加了数字预失真（DPD）和包络跟踪（ET）功能；FR2部分采用相控阵架构，每个天线单元集成独立的收发通道。芯片面积增至25 mm²，但支持8×100 MHz载波聚合，峰值速率提升10倍以上。
这一演进过程体现了三个趋势：工艺微缩带来功耗和面积红利；架构创新（如DPD、ET）弥补模拟电路的非理想性；系统协同（天线-射频-基带联合优化）成为性能突破的关键。
常见误区与总结复盘
误区1：认为新架构一定优于旧架构。实际上，超外差架构在基站、雷达等高性能场景中仍是主流，因为其动态范围和抗干扰能力是零中频难以替代的。
误区2：忽视工艺演进带来的设计规则变化。例如，FinFET工艺的栅极电容更小，但寄生电阻更大，对匹配网络设计提出了新挑战。
误区3：将数字校准视为“万能药”。数字校准可以修正静态失配，但对温度漂移、电源噪声等动态非理想性效果有限，仍需模拟电路设计保证足够的“原始性能”。
复盘要点：射频收发机的技术演进始终围绕“更高频率、更宽带宽、更低功耗、更低成本”四个目标展开。理解每个时代的技术约束和解决方案，有助于预判未来技术方向。
1.3 射频收发机的典型应用领域
核心原理：不同应用对收发机的差异化需求
射频收发机并非“一种产品打天下”，不同应用场景对性能指标的权重截然不同。通信系统追求高数据速率和频谱效率，雷达系统追求高距离分辨率和多普勒容限，物联网系统则把功耗和成本放在首位。理解这些差异化需求，是进行收发机选型和设计的前提。
| 应用领域 | 典型频段 | 关键指标 | 收发机特点 |
|---|---|---|---|
| 蜂窝通信（4G/5G） | 700 MHz-39 GHz | EVM、ACPR、灵敏度、载波聚合 | 宽带、多模多频、DPD/ET |
| 无线局域网（Wi-Fi 6/7） | 2.4/5/6 GHz | 吞吐量、时延、MU-MIMO | 高线性度、多天线、低功耗 |
| 雷达（车载/气象/军事） | 24/77/94 GHz | 相位噪声、距离分辨率、动态范围 | FMCW/脉冲体制、相控阵 |
| 物联网（NB-IoT/LoRa） | Sub-1 GHz | 灵敏度、功耗、成本 | 窄带、低速率、长待机 |
| 卫星通信 | L/S/C/Ku/Ka频段 | EIRP、G/T值、抗辐射 | 高功率、低噪声、高可靠性 |
判断方法：从应用需求到收发机规格的映射
将应用需求转化为收发机规格，需要遵循以下步骤：
- 确定链路预算：根据通信距离、发射功率、天线增益、路径损耗计算接收信号功率范围。
- 提取关键指标：从调制方式推导EVM要求，从干扰场景推导线性度（IIP3/IIP2），从灵敏度要求推导NF。
- 评估环境约束：温度范围、功耗预算、封装尺寸、成本目标。
- 选择架构与工艺：基于上述约束，在超外差、零中频、直接采样等架构中做出选择。
实战场景：设计一款77 GHz车载雷达收发机。要求：探测距离200 m，距离分辨率0.1 m，多普勒速度分辨率0.1 m/s。根据FMCW雷达方程，可计算出所需发射功率约+12 dBm，接收机NF ≤ 12 dB，相位噪声在1 MHz偏移处≤ -90 dBc/Hz。这些指标直接决定了PA、LNA、VCO的设计目标。
案例拆解：物联网与雷达的收发机设计对比
以NB-IoT和77 GHz车载雷达为例，对比两者的收发机设计差异：
- NB-IoT收发机：工作频率900 MHz，带宽180 kHz，调制方式BPSK/QPSK。接收灵敏度-120 dBm，发射功率+23 dBm。设计重点是极低功耗（接收电流<10 mA）和低成本（单芯片集成）。采用零中频架构，22 nm CMOS工艺，片内集成LNA、Mixer、PLL、ADC/DAC、PA驱动级。
- 77 GHz雷达收发机：工作频率77 GHz，带宽4 GHz（FMCW），调制方式线性调频连续波。接收灵敏度约-110 dBm（对应200 m探测距离），发射功率+12 dBm。设计重点是相位噪声和线性度，采用SiGe BiCMOS工艺，片内集成多通道收发前端、VCO、PLL和ADC。
两者对比可见，物联网收发机追求“极致功耗效率”，雷达收发机追求“极致射频性能”，这导致架构、工艺、电路拓扑的全面分化。
常见误区与总结复盘
误区1：试图用一款通用收发机覆盖所有应用。实际上，不同应用的指标差异巨大，通用设计往往在功耗、成本或性能上无法满足任何场景。
误区2：忽视应用场景中的“非理想因素”。例如，物联网设备的天线环境复杂，收发机需要具备良好的抗失配能力；车载雷达面临多径和雨衰，需要更高的动态范围。
误区3：低估系统级验证的重要性。射频收发机必须与天线、基带、协议栈联合测试，才能发现真正的系统级问题。
复盘要点：射频收发机设计是“需求驱动”的工程实践。只有深入理解应用场景的物理约束和商业约束，才能做出合理的设计决策。
1.4 课程学习目标与整体框架
核心原理：本课程的知识体系与能力培养
本课程旨在培养学员具备射频收发机系统级设计的能力，而非仅仅掌握单个电路模块。课程内容覆盖从系统架构到电路实现、从仿真验证到测试测量的完整链路。具体学习目标包括：
- 掌握核心理论：灵敏度、噪声系数、线性度、相位噪声、EVM等关键指标的定义与计算方法。
- 熟悉主流架构：超外差、零中频、直接采样、相控阵等架构的原理、优缺点与适用场景。
- 具备链路预算能力：能够从系统规格出发，完成收发机各级模块的指标分解。
- 了解工艺与器件：CMOS、SiGe、GaAs等工艺的特点及其对电路设计的影响。
- 掌握仿真与测试方法：使用ADS、Cadence等工具进行电路仿真，使用频谱仪、信号源、VNA进行实测验证。
判断方法：如何高效学习本课程
建议学员采用“系统-模块-系统”的闭环学习方法：
- 系统层面：先建立收发机整体架构的概念，理解各模块之间的信号关系和指标耦合。
- 模块层面：深入学习LNA、Mixer、PLL、PA、ADC/DAC等关键电路的设计方法。
- 回归系统：通过链路预算和系统仿真，将模块设计结果整合回系统层面，验证是否满足规格。
学习建议：每章学习后，尝试用Excel或Python搭建一个简单的链路预算工具，将本章的公式和指标计算自动化。这不仅能加深理解，还能为后续的工程实践打下基础。
课程框架概览
本课程共30章，分为五大模块：
| 模块 | 章节范围 | 核心内容 |
|---|---|---|
| 基础与系统 | 第1-5章 | 收发机概念、链路预算、架构选择、指标定义 |
| 接收机设计 | 第6-12章 | LNA、Mixer、滤波器、AGC、ADC |
| 发射机设计 | 第13-18章 | PA、DAC、上变频、DPD、ET |
| 频率源与校准 | 第19-24章 | PLL/VCO、I/Q校准、数字辅助设计 |
| 系统集成与测试 | 第25-30章 | SoC集成、相控阵、测试测量、案例实战 |
常见误区与总结复盘
误区1：只学模块电路，忽视系统架构。这会导致“只见树木不见森林”，无法理解模块指标为何如此设定。
误区2：只做仿真，不做手工计算。仿真工具虽然强大，但无法替代对电路原理的深入理解。
误区3：忽视测试环节。射频电路的性能最终必须通过实测验证，测试方法和技巧同样重要。
复盘要点：本课程的学习目标是培养“系统级思维”——从应用需求出发，通过架构选择和指标分解，指导电路设计，最终通过测试验证形成闭环。希望学员在课程结束时，能够独立完成一个完整的射频收发机系统设计。