3、传输线基础：传输线定义、类型（微带线、带状线、同轴线）、分布参数模型（R、L、G、C）
在信号完整性工程中，传输线并非一个抽象的“理想导线”，而是由导体与介质共同构成的、具有特定横截面几何结构的电磁波导通路。当信号上升沿时间（如0.5ns）与信号在PCB走线上的传播延迟（约65ps/inch）可比拟时，走线上的电压与电流不再处处相等，而是以波的形式沿线路传播。此时，我们必须放弃集总电路模型，转而采用分布参数模型来精确描述其电气行为。本章将系统梳理传输线的定义、三大典型类型（微带线、带状线、同轴线）以及核心的分布参数模型（R、L、G、C），为后续阻抗控制、反射与串扰分析奠定坚实的理论基础。
3.1 传输线的定义与核心物理内涵
传输线在信号完整性语境下，是指由两条或以上导体构成的、能够引导电磁波沿确定方向传播的导波结构。在PCB设计中，一条微带线由顶层走线（信号导体）与相邻参考平面（回流导体）共同构成；在电缆中，同轴线由内导体、外导体及中间介质构成。其本质特征是：线路的电气尺寸（长度）与信号波长可比拟，导致电压和电流沿线路呈波动分布，而非集总参数下的均匀一致。
判断一条走线是否应按传输线处理，工程上常用“临界长度”准则：当走线长度超过信号上升沿对应空间长度的 1/6 时，必须按传输线分析。例如，一个 1ns 上升沿的信号，在 FR4 介质（εr≈4.2）中传播速度约为 6 inch/ns，其空间长度为 6 英寸，临界长度约为 1 英寸。这意味着，任何超过 1 英寸的走线，在高速数字设计中都必须视为传输线。
3.2 三大传输线类型：结构、特性与应用场景
3.2.1 微带线（Microstrip）
微带线是PCB表层走线，由顶层信号走线、介质层和底层参考平面构成。其最大特点是电场线部分穿过空气、部分穿过介质，因此有效介电常数 εeff 介于 1 和 εr 之间（通常 εeff ≈ (εr+1)/2）。这一特性带来两个直接影响：一是信号传播速度较快（约比带状线快 15%~20%）；二是阻抗受表面阻焊层和周围环境（如覆盖物、空气湿度）影响较大。
微带线的特征阻抗计算公式（近似）：
Z₀ ≈ (87 / √(εr+1.41)) × ln(5.98H / (0.8W + T))其中 H 为介质厚度，W 为走线宽度，T 为铜箔厚度。实际工程中，50Ω 微带线在 4mil 介质厚度下，线宽通常取 7~8mil（1oz 铜厚）。
3.2.2 带状线（Stripline）
带状线位于PCB内层，上下均有参考平面，信号被完全包裹在介质中。这种对称结构带来显著优势：阻抗控制更精确、串扰抑制更好、电磁屏蔽更佳。但代价是信号传播速度较慢（因为电场完全在介质中，εeff = εr），且制造成本较高（需要额外的压合层）。
对称带状线阻抗公式：
Z₀ ≈ (60 / √εr) × ln(4H / (0.67πW × (0.8 + T/W)))在多层板设计中，带状线常用于对信号质量要求较高的关键网络，如 DDR 数据线、高速 SerDes 差分对等。需要注意的是，带状线的参考平面必须完整，任何开槽或分割都会严重破坏阻抗连续性。
3.2.3 同轴线（Coaxial Cable）
同轴线由内导体、绝缘介质、外导体（屏蔽层）和护套构成。其结构完全对称，电磁场被限制在内外导体之间，因此具有极佳的屏蔽性能和确定的特征阻抗（常用 50Ω 或 75Ω）。同轴线在板级设计中主要用于测试电缆、连接器过渡段以及某些射频模块间的互连。
同轴线阻抗公式：
Z₀ = (138 / √εr) × log₁₀(D/d)其中 D 为外导体内径，d 为内导体外径。在信号完整性测试中，同轴线缆的质量直接影响 TDR 测量精度，因此必须选用低损耗、相位稳定的高质量线缆。
| 对比维度 | 微带线 | 带状线 | 同轴线 |
|---|---|---|---|
| 结构位置 | PCB表层 | PCB内层 | 独立电缆/连接器 |
| 参考平面 | 单层（下方） | 双层（上下） | 外导体（环形） |
| εeff | (εr+1)/2 左右 | εr | εr |
| 传播速度 | 较快 | 较慢 | 取决于介质 |
| 串扰抑制 | 一般 | 良好 | 极佳 |
| 阻抗控制精度 | ±10% | ±5% | ±2% |
| 制造成本 | 低 | 中 | 高 |
| 典型应用 | 普通信号、时钟 | DDR、高速串行 | 测试、射频、背板 |
3.3 分布参数模型：R、L、G、C 的物理意义与工程影响
传输线的分布参数模型将线路视为无数个长度为 Δz 的微小段串联而成，每段包含四个基本参数：串联电阻 R、串联电感 L、并联电导 G、并联电容 C。这些参数均以“单位长度”定义，是频率的函数。
3.3.1 串联电阻 R（Ω/m）
R 由导体损耗引起，包含直流电阻和交流电阻（趋肤效应）。在低频时，R 主要由导体横截面积决定；当频率升高，电流趋向导体表面，有效导电面积减小，R 随 √f 增大。例如，1oz 铜（35μm 厚）在 1GHz 时，趋肤深度约 2.1μm，有效电阻远大于直流电阻。R 的存在导致信号幅度衰减，是损耗的主要来源之一。
3.3.2 串联电感 L（H/m）
L 是信号回路的总电感，包括信号导体的自感和回流路径的互感。L 决定了信号的传播速度：v = 1/√(LC)。在PCB中，L 主要受走线宽度、介质厚度和回流路径影响。值得注意的是，回流路径的电感往往比信号走线本身更关键——如果回流路径被分割或绕行，L 会显著增大，导致阻抗升高和信号劣化。
3.3.3 并联电导 G（S/m）
G 代表介质损耗，即介质材料在交变电场下的漏电流和极化损耗。低损耗材料（如 Rogers 4350B）的 G 很小，而普通 FR4 在 GHz 频段损耗显著。G 与频率成正比（G = ωC·tanδ），其中 tanδ 为介质损耗角正切。在高速设计中，介质损耗是限制信号传输距离的主要因素之一。
3.3.4 并联电容 C（F/m）
C 由信号导体与参考平面之间的电场耦合形成，取决于介质介电常数、走线宽度和介质厚度。C 是决定特征阻抗的关键参数：Z₀ = √(L/C)。增大线宽或减小介质厚度都会增加 C，从而降低阻抗。在阻抗控制中，C 的精确计算至关重要。
3.4 案例拆解：DDR3 地址线阻抗失配排查
背景与约束：某通信产品 DDR3 接口（工作频率 800MHz，上升沿约 200ps）在量产测试中出现偶发数据错误，故障率约 2%。PCB 为 8 层板，DDR 地址线走内层带状线，设计目标阻抗 50Ω±10%。
初始现象：使用 TDR 测试发现，其中一根地址线在距源端 1.2 英寸处阻抗异常，实测阻抗约 62Ω，超出规格上限。进一步观察，该位置恰好位于 PCB 换层过孔附近。
分析判断过程：
- 首先排除过孔本身的影响——过孔阻抗通常偏低（容性），而此处阻抗偏高，说明问题不在过孔。
- 检查走线宽度——使用 X-Ray 确认该段走线宽度比设计值窄了约 1.5mil，导致 L 增大、C 减小，阻抗升高。
- 追溯制造数据——发现该层走线在换层处因布线拥挤，设计人员将线宽从 5mil 收窄至 3.5mil，但未重新计算阻抗。
实际操作步骤：
- 在 PCB 设计文件中定位所有阻抗敏感走线的宽度变化点，建立“线宽-阻抗”对照表。
- 对收窄段进行 3D 电磁场仿真，确认阻抗偏差对时序裕量的影响（仿真显示该段引入约 15ps 的额外延迟偏差）。
- 修改设计：将收窄段长度控制在 100mil 以内，并增加阻抗补偿（在相邻层增加接地铜皮以调整 C）。
- 重新投板验证，TDR 复测阻抗恢复至 51.5Ω，量产故障率降至 0.02% 以下。
风险与代价：修改设计导致 PCB 交期延长 2 周，但避免了后续更大规模的返工。复盘经验：任何走线宽度变化都必须重新进行阻抗计算，不能仅凭经验判断。
3.5 常见误区与设计要点
设计要点总结：
- 优先选择带状线承载高速信号，利用其对称结构获得更稳定的阻抗和更低的串扰。
- 微带线表面应避免覆盖阻焊层（或使用低损耗阻焊），以减少 εeff 的不确定性。
- 同轴线在板级应用中，注意连接器焊盘处的阻抗补偿，通常需要挖空参考平面以匹配同轴线阻抗。
- 分布参数 R、L、G、C 均随频率变化，仿真时务必使用宽频模型，而非单一频率点参数。