2、信号完整性基础概念：上升时间、带宽、时延、阻抗、反射、串扰、抖动、眼图等核心术语
信号完整性（Signal Integrity, SI）的本质是确保信号从驱动端到接收端传输过程中，其电压、时序和相位关系保持足够的保真度。在数字电路速率不断提升的今天，互连线不再是简单的导线，而是具有分布参数的传输线。理解本章的八个核心术语，是掌握传输线理论、进行SI仿真与测试的基石。这些术语并非孤立存在，它们之间存在严密的因果链：上升时间决定带宽，带宽决定传输线是否应被当作分布式系统处理；阻抗不连续引发反射，反射导致振铃与过冲；相邻信号间的电磁耦合产生串扰；电源噪声与串扰共同导致抖动，而眼图则是所有这些效应的综合可视化体现。
上图清晰地展示了本章术语之间的逻辑关系：上升时间与带宽是信号的固有属性，决定了互连线的电气长度是否“显著”；阻抗与时延是传输线的本征参数；当信号遇到阻抗突变时产生反射，相邻走线间的寄生耦合产生串扰，而反射与串扰最终以抖动的形式破坏时序，所有效应叠加后通过眼图进行综合评估。下面逐一深入拆解。
2.1 上升时间与带宽：信号保真度的起点
核心原理
上升时间（Rise Time, Tr）通常定义为信号从幅值的10%上升到90%所需的时间。它比时钟频率更能反映信号的真实“陡峭”程度。一个1GHz的方波，如果上升时间仅为50ps，其高频分量远超1GHz。工程上常用经验公式估算信号的有效带宽（BW）：BW ≈ 0.35 / Tr（基于一阶RC模型）。例如，Tr=100ps的信号，其带宽约为3.5GHz。这意味着互连线的损耗特性、连接器的带宽都必须覆盖到3.5GHz，否则信号边缘会被“磨平”。
案例拆解：高速背板信号劣化
某通信设备背板走线长30英寸，驱动芯片输出Tr=150ps。按公式计算，信号带宽约2.3GHz。FR4介质在2.3GHz下的介电损耗与导体损耗显著，导致接收端Tr退化至400ps。通过仿真发现，若不采用低损耗板材或均衡器，眼图完全闭合。最终方案是更换M6级别板材，并在接收端启用CTLE均衡，将Tr恢复至250ps，满足系统裕量。
2.2 特征阻抗与传播时延：传输线的“身份证”
核心原理
特征阻抗（Z₀）是传输线在无反射情况下，行波电压与电流的比值，由材料介电常数、线宽、介质厚度及参考平面距离决定。PCB上常见的单端50Ω、差分100Ω就是通过叠层设计实现的。传播时延（Propagation Delay, TD）是信号在介质中传播单位长度所需的时间，典型FR4微带线约为140~180 ps/inch。时延决定了信号的飞行时间，直接影响系统时序预算。
| 参数 | 微带线（表层） | 带状线（内层） |
|---|---|---|
| Z₀ 典型范围 | 40~70Ω | 45~65Ω |
| 传播速度 | ~6 in/ns | ~5.6 in/ns |
| 串扰敏感度 | 较高（暴露于空气中） | 较低（被参考平面包围） |
| 损耗 | 较低 | 较高（介质包围） |
操作流程：叠层阻抗计算
- 确定目标阻抗（如单端50Ω，差分100Ω）。
- 选择介质材料（FR4、Megtron6等），获取介电常数Dk（通常3.5~4.2）。
- 使用场求解器（如Polar SI9000）或经验公式，输入线宽、介质厚度、铜厚。
- 调整线宽与介质厚度，使计算阻抗与目标值偏差小于±5%。
- 加工后通过TDR（时域反射计）实测验证。
2.3 反射与串扰：两大主要噪声源
核心原理
反射发生在阻抗突变处，如走线宽度变化、过孔、连接器、分支线。反射系数 ρ = (Z_load - Z₀)/(Z_load + Z₀)。当ρ=0时无反射，ρ=±1时全反射。反射导致振铃（Ringing）和过冲（Overshoot），严重时损坏接收端。串扰是相邻走线间的电磁耦合，包括容性耦合（引起电流注入）和感性耦合（引起感应电压）。串扰分为近端串扰（NEXT）和远端串扰（FEXT），前者与线长饱和，后者随耦合长度增加而增大。
案例拆解：DDR3地址线反射导致误码
某DDR3-1600设计，地址线从控制器到DIMM插槽走线长度3.5英寸，末端未接匹配电阻。实测波形显示过冲达1.2V（VDDQ=1.5V），振铃持续约2ns，导致接收端识别错误。分析：控制器输出阻抗约34Ω，走线Z₀=50Ω，DIMM端等效负载阻抗较高。反射系数ρ=(∞-50)/(∞+50)≈1，产生正反射。解决方案：在走线末端并联50Ω电阻到地（或采用戴维南匹配），将反射系数降至0，过冲降至0.9V，误码消除。
2.4 抖动与眼图：系统时序与幅度的综合度量
核心原理
抖动（Jitter）是信号边沿偏离理想位置的短期变化，分为随机抖动（RJ，服从高斯分布，源于热噪声）和确定性抖动（DJ，源于串扰、反射、电源噪声等，有界）。总抖动（TJ）通常以误码率（BER）为基准，如BER=1e-12时，TJ = 14.1×RJ + DJ。眼图通过将大量UI（单位间隔）的波形叠加而成，其“眼睛”张开的大小反映了信号质量。眼高（Eye Height）反映幅度裕量，眼宽（Eye Width）反映时序裕量。
| 眼图参数 | 定义 | 典型合格标准 |
|---|---|---|
| 眼高 | 眼图中心垂直张开幅度 | ≥ 200mV（对于1.0V逻辑） |
| 眼宽 | 眼图中心水平张开宽度 | ≥ 0.6 UI |
| 抖动（峰峰值） | 边沿分布宽度 | ≤ 0.3 UI |
| 占空比失真 | 高低电平宽度差异 | ≤ 5% |
实战场景：PCIe Gen3 链路调试
某服务器主板PCIe Gen3链路（8Gbps）接收端眼图测试显示眼高仅80mV，抖动峰峰值达0.45UI，BER测试失败。通过分析抖动成分，发现DJ占比70%，主要来源于相邻高速线串扰。进一步定位发现，PCIe差分对与SATA线在BGA区域间距仅8mil，且跨越了分割的参考平面。优化措施：调整布线使间距增至15mil，并在SATA线上增加共模扼流圈。优化后眼高提升至280mV，抖动降至0.2UI，BER通过。