4、GPIO与中断系统：GPIO复用（MUX）、输入/输出配置、外部中断（XINT）、PIE（外设中断扩展）向量表、中断优先级与嵌套

在C2000系列DSP（如TMS320F28379D、F280049C等）的实时控制系统中，GPIO（通用输入输出）与中断系统是连接物理世界与内核运算的“神经网络”。GPIO引脚不仅要承担数字量的输入输出，还常常需要复用为PWM输出、ADC触发、通信接口（SCI/SPI/I2C/CAN）等外设功能；而中断系统则决定了实时任务（如过流保护、编码器零位捕获）能否在纳秒级时间内得到响应。本章将深入剖析GPIO的MUX复用机制、输入/输出电气配置、外部中断XINT的触发逻辑，以及C2000特有的PIE（外设中断扩展）向量表结构与优先级嵌套规则，帮助学员建立从引脚到内核中断响应的完整通路认知。

上图展示了从GPIO引脚到CPU中断响应的完整数据通路。GPIO模块通过MUX寄存器选择引脚功能，当配置为外部中断输入时，信号经过XINT模块的边沿检测后，产生中断请求并映射到PIE向量表的特定通道；PIE控制器负责仲裁96个外设中断请求，并按优先级向CPU提交INT1-INT14中断。理解这条链路中的每一个环节，是进行实时控制程序设计的基础。

4.1 GPIO复用（MUX）机制与配置方法

4.1.1 核心原理：引脚功能的多路选择

C2000系列DSP的GPIO引脚通常具有多种功能，通过GPxMUX1/GPxMUX2（多路复用选择）和GPxCSEL1-GPxCSEL4（内核选择）寄存器进行配置。以F28379D为例，每个GPIO引脚最多可支持8种功能（通过CSEL寄存器的3位字段选择），而MUX寄存器则用于选择是作为通用I/O还是外设功能。这种设计允许芯片在有限的引脚数量下集成丰富的外设接口。

4.1.2 操作流程：GPIO复用配置步骤

1. 确定引脚功能：查阅数据手册的“Pin Mux Table”，确认目标引脚支持的外设功能编号。
2. 配置GPxCSEL寄存器：将对应引脚的3位字段设置为所需功能编号（0-7）。
3. 配置GPxMUX寄存器：若选择外设功能，将对应位设为1；若作为通用GPIO，设为0。
4. 设置方向寄存器GPxDIR：根据输入/输出需求配置。
5. 配置上拉/下拉：通过GPxPUD寄存器使能或禁用内部上拉。
6. 配置输入限定：对于输入信号，设置GPxQSELn以决定是否使用采样滤波。

// F28379D 中 GPIO12 可复用为 EPWM1A (功能0)
GpioCtrlRegs.GPCMUX1.bit.GPIO12 = 0;  // 选择功能组0
GpioCtrlRegs.GPCMUX1.bit.GPIO12 = 0;  // 功能0 = EPWM1A
GpioCtrlRegs.GPCDIR.bit.GPIO12 = 1;   // 方向：输出
GpioCtrlRegs.GPCPUD.bit.GPIO12 = 0;   // 使能内部上拉（可选）

4.1.3 案例拆解：编码器接口的GPIO配置

在电机控制系统中，增量式编码器的A/B/Z信号通常接入EQEP模块。以F280049C为例，EQEP1A/1B/1I分别对应GPIO20/21/23（功能1）。配置时需注意：

• Z信号（索引脉冲）建议启用输入限定滤波，防止机械抖动产生误触发。
• A/B信号若使用正交解码模式，需确保两路信号的采样窗口一致。
• 若编码器为推挽输出，可禁用内部上拉；若为开集输出，则必须使能上拉。

4.2 输入/输出电气配置与信号调理

4.2.1 核心原理：电气特性对系统可靠性的影响

GPIO的电气配置包括驱动能力（2mA/4mA/8mA）、压摆率（Slew Rate）、内部上拉/下拉电阻、输入迟滞（Hysteresis）等。在电机驱动和数字电源应用中，这些参数直接影响信号完整性。例如，PWM输出若驱动能力不足，可能导致功率管栅极驱动波形畸变；而输入信号若未配置迟滞，在噪声环境下可能产生多次触发。

4.2.2 判断方法：根据负载类型选择配置

4.2.3 实战场景：数字电源的过流保护信号输入

在数字电源中，过流比较器的输出通常直接连接到DSP的GPIO或XINT引脚。该信号的特点是：正常时为高电平，过流时跳变为低电平，且跳变时间极短（<100ns）。配置要点：

1. 禁用输入滤波（GPxQSELn设为同步模式），避免滤波延迟导致保护动作滞后。
2. 使能内部上拉，确保比较器开集输出时信号能快速恢复高电平。
3. 配置为XINT中断输入，并设置为下降沿触发。

4.3 外部中断（XINT）与PIE向量表

4.3.1 核心原理：XINT的工作机制

C2000的XINT模块支持最多5个外部中断（XINT1-XINT5），每个中断可独立配置触发条件（上升沿、下降沿或双边沿）。XINT信号必须经过GPIO输入路径，因此需要先将对应引脚配置为GPIO输入模式，再通过GPxINTCR寄存器选择中断源引脚。XINT1-XINT5在PIE向量表中分别映射到INT1.4、INT2.4、INT3.4、INT4.4、INT5.4。

4.3.2 PIE向量表结构详解

PIE（Peripheral Interrupt Expansion）是C2000特有的中断扩展模块，它将96个外设中断请求分组为12组（INT1-INT12），每组8个通道。CPU仅需响应12个中断输入，而PIE负责仲裁组内优先级。向量表存储在RAM中，可通过PIEVECT寄存器重定位。

4.3.3 案例拆解：PIE向量表初始化与中断服务程序

// 初始化PIE向量表
void InitPieVectTable(void) {
    int16 i;
    Uint32 *Source = (Uint32 *)&PieVectTableInit;
    Uint32 *Dest = (Uint32 *)&PieVectTable;
    for(i = 0; i < 128; i++) {
        *Dest++ = *Source++;
    }
    // 重映射自定义ISR
    EALLOW;
    PieVectTable.XINT1_INT = &xint1_isr;
    PieVectTable.EPWM1_INT = &epwm1_isr;
    EDIS;
}

// 中断服务程序示例
interrupt void xint1_isr(void) {
    // 清除中断标志
    PieCtrlRegs.PIEACK.all = PIEACK_GROUP1;
    // 处理过流保护逻辑
    GpioDataRegs.GPCTOGGLE.bit.GPIO34 = 1;  // 翻转故障指示灯
}

4.4 中断优先级与嵌套机制

4.4.1 核心原理：C2000的中断优先级规则

C2000的中断优先级分为两级：硬件优先级和软件优先级。硬件优先级由PIE组号决定（INT1最高），组内通道号决定（通道1最高）。当多个中断同时到达时，PIE控制器自动选择最高优先级的中断向CPU提交。然而，C2000默认不支持硬件自动嵌套——即CPU正在执行某个ISR时，即使有更高优先级的中断到达，也不会自动打断当前ISR，除非在ISR中手动开启嵌套。

4.4.2 操作流程：实现中断嵌套的步骤

1. 在低优先级ISR入口处，手动清除IER中对应位，允许更高优先级中断。
2. 执行EINT指令（置位INTM），使能全局中断。
3. 在ISR退出前，执行DINT指令（清除INTM），并恢复IER。

interrupt void epwm1_isr(void) {
    // 允许INT1组中断嵌套（假设EPWM1在INT2组）
    IER |= M_INT1;      // 使能INT1组
    EINT;               // 全局中断使能
    // 执行需要被高优先级打断的代码
    DINT;               // 关闭全局中断
    IER &= ~M_INT1;     // 恢复IER
    PieCtrlRegs.PIEACK.all = PIEACK_GROUP2;
}

4.4.3 常见误区与设计建议

• 误区1：认为C2000会自动嵌套中断。实际上，默认情况下所有中断都是非嵌套的，必须软件干预。
• 误区2：在ISR中执行耗时操作（如浮点运算、延时），导致其他中断响应延迟。建议ISR中仅做标志位设置和数据搬运，复杂处理放在主循环。
• 误区3：忽略PIEACK寄存器的清除。每个PIE组共享一个PIEACK位，若不清除，该组后续中断将无法响应。

4.5 综合实战：基于GPIO与中断的电机过流保护系统

4.5.1 系统需求与约束

设计一个永磁同步电机（PMSM）驱动器的过流保护电路。要求：过流信号从比较器输出到DSP引脚的时间不超过200ns，DSP响应中断并封锁PWM的时间不超过1μs。系统使用F28379D，PWM频率10kHz，母线电流采样通过隔离放大器。

4.5.2 初始现象与目标

初始设计中，过流信号直接连接到GPIO32，通过轮询方式检测。实测发现，从过流发生到PWM封锁需要约12μs，远超过1μs的要求。分析原因：轮询周期受主循环执行时间影响，且GPIO输入滤波引入了额外延迟。

4.5.3 优化方案与实施步骤

1. 硬件调整：将过流信号改接至GPIO24（可复用为XINT1），并配置为下降沿触发。
2. GPIO配置：禁用输入滤波（GPxQSELn设为同步模式），使能内部上拉。
3. 中断配置：将XINT1映射到PIE的INT1.4，并在ISR中直接操作EPWM的TZ（Trip Zone）模块，强制PWM输出高阻态。
4. 优先级设置：确保INT1组优先级最高，并在ISR中不执行任何其他操作。

4.5.4 结果对比与复盘

优化后，过流响应时间从12μs缩短至0.8μs，满足设计要求。复盘经验：

• 高速保护信号必须使用中断而非轮询，且中断ISR应尽可能精简。
• GPIO输入滤波虽然能抑制噪声，但会引入延迟，需根据信号特性权衡。
• 利用TZ模块的硬件封锁功能，比在ISR中软件操作PWM寄存器更可靠。