4、驱动电路拓扑：H桥、半桥、三相全桥的电路结构与工作模式

电机驱动硬件电路设计的核心在于功率级拓扑的选择与实现。无论是直流有刷电机、步进电机还是三相永磁同步电机（PMSM），其功率驱动级均可归结为半桥（Half-Bridge）、H桥（H-Bridge）和三相全桥（Three-Phase Full-Bridge）三种基本拓扑的变体与组合。理解这三种拓扑的电路结构、开关逻辑、续流路径以及死区控制，是进行电机控制电路板PCB Layout的前提。错误的拓扑理解将直接导致布线错误、器件过压击穿或EMI超标。本章将深入剖析这三种拓扑的电路构成、工作模式及PCB设计中的关键关注点。

上图从功率级结构上对比了三种拓扑的器件组成与输出关系。半桥是构建一切的基础单元，H桥由两个半桥组合而成，三相全桥则是三个半桥的并联。在PCB Layout中，半桥的“桥臂中点”走线寄生电感直接影响开关尖峰，H桥需要关注交叉导通与续流回路面积，而三相全桥则需重点处理三相输出与采样电阻的布局。下面逐一展开。

4.1 半桥拓扑：功率变换的基石

4.1.1 核心原理与电路结构

半桥由一只高边开关管（HS-FET）和一只低边开关管（LS-FET）串联构成，中间节点为输出端。两只开关管受互补PWM信号控制，严禁同时导通。其本质是一个单刀双掷开关：输出端要么通过高边管连接VBUS，要么通过低边管连接GND。半桥拓扑无法直接输出负压或反向电流，因此只能驱动单向负载，常用于同步Buck变换器、电机预驱级或作为H桥/三相桥的基本单元。

在PCB设计中，半桥的关键在于“开关节点”（SW）的Layout。该节点在PWM切换时电压在VBUS与GND之间高速跳变，dv/dt可达数十V/ns。SW节点的铜皮面积应尽量小以降低寄生电容，但又需足够截面积承载电流。高边管的源极与低边管的漏极连接处，应使用短而宽的铜皮直接搭接，避免形成细长走线引入额外电感。

4.1.2 工作模式与死区时间

半桥的两种基本工作状态为：高边导通（输出接VBUS）和低边导通（输出接GND）。在状态切换瞬间，必须插入死区时间（Dead Time），即两只管子均关断的短暂间隔。死区时间过短会导致直通（Shoot-Through），烧毁功率管；死区时间过长则增加体二极管导通损耗。典型死区时间设置为50ns~500ns，具体取决于栅极电荷Qg和驱动电流。

4.1.3 案例拆解：同步Buck电源的半桥Layout

某48V转12V、10A的同步Buck电源，采用半桥拓扑。初始Layout中，SW节点铜皮面积为80mm²，且高边管与低边管之间走线长度为12mm。实测开关节点振铃电压达62V（输入48V），超出MOSFET额定电压的90%，存在击穿风险。

分析过程：通过LCR表测量，SW节点走线寄生电感约为8nH。在10A电流、20ns开关沿下，感应电压V = L × di/dt = 8nH × 10A/20ns = 4V。虽然单次感应电压不大，但叠加PCB回路中的公共阻抗，导致振铃加剧。

整改措施：

1. 将SW节点铜皮面积缩小至35mm²，仅保留必要的载流宽度。
2. 高边管Q1与低边管Q2采用背靠背放置，中间连接走线缩短至3mm，宽度加至5mm。
3. 在SW节点对GND并联一个470pF/100V的C-Snubber电容，吸收振铃能量。

结果对比：整改后开关节点振铃降至54V，MOSFET表面温度从102°C降至87°C，EMI传导测试余量增加6dB。

4.1.4 常见误区与复盘

• 误区一：认为SW节点铜皮越大散热越好。实际上，SW节点是高频噪声源，大铜皮会形成天线效应，增加辐射EMI。
• 误区二：忽略高边管的散热过孔。高边管在死区时间内靠体二极管续流，损耗集中在管芯，必须通过过孔阵列将热量导至底层铜皮。
• 复盘要点：半桥Layout的核心是“短而粗的开关回路+紧靠芯片的驱动电容+合理的Snubber吸收”。

4.2 H桥拓扑：双向控制的经典结构

4.2.1 核心原理与电路结构

H桥由四个开关管（Q1~Q4）构成，外形类似字母“H”，负载（电机）连接在桥臂中点A和B之间。通过控制四个开关管的通断组合，可以实现负载两端电压极性的切换，从而控制电机正转、反转、制动和滑行。H桥常用于直流有刷电机驱动、步进电机驱动以及部分推挽拓扑中。

H桥的四种基本工作模式如下表所示：

4.2.2 换流路径与续流回路

H桥在PWM斩波过程中，电流的续流路径至关重要。以正转PWM为例，当Q1和Q4导通时，电流从VBUS经Q1→电机→Q4→GND。当PWM关断时，电机电感电流不能突变，此时电流经Q3的体二极管→电机→Q4（若Q4保持导通）续流，或者经Q3体二极管→电机→Q2体二极管回馈至VBUS（若Q4也关断）。

在PCB Layout中，续流回路的面积必须最小化。若续流回路包围面积过大，会产生强烈的磁场辐射，同时增加回路电感，导致关断尖峰电压升高。设计时应将Q2和Q3的体二极管路径视为“虚拟开关管”，其Layout要求与主动开关管一致。

4.2.3 案例拆解：直流有刷电机H桥的电流采样干扰

某机器人关节直流有刷电机驱动板，采用H桥拓扑，PWM频率20kHz，母线电压24V，峰值电流15A。系统出现电机低速运转时电流采样波动大，导致力矩控制不稳。

初始现象：电流采样电阻（0.5mΩ）上的电压波形在PWM开关沿附近出现剧烈振铃，采样值偏差达±15%。

分析判断：采样电阻位于H桥低边Q4的源极与GND之间。由于采样电阻的Layout走线过长（约15mm），且与功率地形成较大回路，开关噪声通过寄生电感耦合至采样信号。同时，采样放大器的输入滤波电容（100pF）放置距离采样电阻过远，无法有效滤除高频共模噪声。

实际操作：

1. 将采样电阻改为四端开尔文连接，电压采样走线从电阻焊盘内侧引出，走线长度缩短至5mm。
2. 在采样电阻两端并联100pF/50V的C0G电容，并紧贴电阻放置。
3. 将采样放大器的差分输入走线改为紧耦合的平行走线，并在放大器输入端增加RC低通滤波（100Ω + 1nF）。

结果对比：采样波动从±15%降至±2%，力矩控制平稳。代价是增加了3个外围元件，PCB面积增加约8mm²。

4.2.4 常见误区与总结

• 误区一：H桥的四个MOSFET必须使用同一型号。实际上，高边管与低边管的应力不同，高边管承受更高的dv/dt，低边管承受更大的di/dt，可根据损耗分布选择不同Qg的器件。
• 误区二：制动模式时直接将电机两端短路即可。若使用Q3+Q4制动，电流路径为电机→Q4→Q3→电机，回路电阻极小，电流衰减极快，可能产生过大的机械冲击。应使用PWM斩波制动控制衰减速率。
• 总结：H桥Layout的核心是“对称的桥臂布局+最小化的续流回路+开尔文采样”。

4.3 三相全桥拓扑：电机驱动的完整形态

4.3.1 核心原理与电路结构

三相全桥由三个半桥单元并联构成，分别驱动电机的U、V、W三相绕组。六个开关管（Q1~Q6）按照特定顺序导通，在电机三相端子上产生相位相差120°的电压波形。三相全桥支持两种主流控制方式：六步换相法（用于BLDC）和FOC矢量控制（用于PMSM）。

六步换相法中，任意时刻只有一个上桥臂和一个下桥臂导通，另外一相悬空。FOC控制中，三个上桥臂均以高频PWM（通常10kHz~20kHz）调制，通过SVPWM算法合成任意方向的电压矢量。无论哪种方式，三相全桥的Layout都必须保证三相输出的对称性，否则会导致三相电流不平衡，产生转矩脉动。

4.3.2 三相全桥的Layout分区策略

三相全桥的PCB Layout通常分为三个功能区：功率区（母线电容、MOSFET、采样电阻）、驱动区（栅极驱动芯片、自举电容、隔离器件）、控制区（MCU、运放、比较器）。三个区域之间应有明确的物理隔离，控制区与功率区之间通过驱动芯片的隔离栅栏分开。

功率区的母线电容布局是重中之重。母线电容应紧靠三相桥的VBUS与GND端子，形成低阻抗的电流环。若母线电容距离过远，母线寄生电感与MOSFET的开关动作相互作用，会产生高达上百伏的尖峰电压。典型设计规则：母线电容与MOSFET之间的回路面积不超过100mm²。

4.3.3 案例拆解：三相PMSM驱动器的母线电容布局优化

某500W伺服驱动器，三相全桥拓扑，母线电压310V（整流后），PWM频率16kHz。在满载测试时，MOSFET漏源电压尖峰达420V，接近600V MOSFET的70%降额，且驱动器辐射EMI超标。

关键输入数据：母线电容（2×220μF电解电容）距离MOSFET桥臂约35mm，中间经过一段10mm宽的铜皮。实测母线回路寄生电感约12nH。在50A母线电流关断时，尖峰电压V = L × di/dt = 12nH × 50A/50ns = 12V。但实际尖峰远高于此，说明还存在其他寄生参数。

分析判断：进一步检查发现，母线电容的引脚过长（电解电容直立安装，引脚高度约8mm），且电容与MOSFET之间未使用低感薄膜电容。电解电容的等效串联电感（ESL）约为20nH，与PCB走线电感串联叠加，导致总电感达32nH。

实际操作：

1. 在MOSFET桥臂的VBUS与GND端子之间，紧贴并联一个0.47μF/450V的C0G薄膜电容，用于吸收高频开关尖峰。
2. 将电解电容改为卧式安装，缩短引脚至3mm，并增加铜皮宽度至15mm。
3. 将母线电容移至桥臂正上方，通过过孔阵列直接连接至MOSFET的漏极与源极焊盘。

结果对比：整改后MOSFET尖峰电压降至360V，辐射EMI在30MHz~100MHz频段降低约10dB，驱动器顺利通过EN55011 Class A测试。

4.3.4 三相电流采样的Layout要点

三相全桥的电流采样通常采用低边采样电阻方案。三个采样电阻分别串联在Q2、Q4、Q6的源极与GND之间。采样电阻的Layout要求与H桥类似，但需特别注意三相之间的共地干扰。三个采样电阻的GND端应独立走线至中心采样点，避免采样电流流过彼此的GND走线产生串扰。

4.3.5 常见误区与总结

• 误区一：三相全桥的六个MOSFET可以随意排列。实际上，应按照U、V、W三相分组，每相的高边与低边MOSFET紧邻放置，形成三个独立的半桥单元。若将六个管子排成一排，会导致三相输出走线长度不一致，增加不对称电感。
• 误区二：只关注功率回路的Layout，忽略栅极驱动回路的Layout。栅极驱动信号（PWM_H、PWM_L）的回路面积过大，会引入共模噪声，导致栅极电压振铃，甚至引起误开通。栅极驱动电阻应紧靠MOSFET的栅极引脚，驱动芯片的输出走线应短而粗。
• 总结：三相全桥Layout的核心是“母线电容紧贴桥臂+三相输出对称+采样电阻独立走线+驱动回路最小化”。

4.4 三种拓扑的对比与选型