2. MCU与嵌入式基础：MCU架构、外设接口、内存模型、开发环境搭建（STM32/ESP32等）

在进入MCU模型部署实战之前，必须首先建立对MCU硬件平台的系统性认知。模型部署不是单纯的代码移植，而是算法、算力、内存带宽与外设资源之间的协同设计。本章将围绕MCU的核心架构、外设接口、内存模型以及开发环境搭建四个维度展开，以STM32与ESP32两大主流平台为载体，帮助读者建立从芯片手册到实际工程的映射能力。理解MCU的底层机制，是后续进行算子优化、内存复用和功耗调优的根基。

2.1 MCU核心架构：从冯·诺依曼到哈佛的取舍

MCU（微控制器）与MPU（微处理器）的本质区别在于其高度集成的资源约束型设计。绝大多数现代MCU采用哈佛架构或改进型哈佛架构，即指令总线与数据总线物理分离。以STM32F4系列为例，其Cortex-M4内核拥有独立的I-Bus、D-Bus和S-Bus，分别连接Flash、SRAM和外设。这种架构允许CPU在取指的同时进行数据读写，显著提升吞吐量——对于模型推理中频繁的权重读取和激活值写入至关重要。

从指令集角度，Cortex-M系列支持Thumb-2混合指令集，兼顾代码密度与性能。Cortex-M4/M7额外配备单精度FPU（浮点运算单元）和可选的DSP指令（如SIMD、饱和运算）。在部署神经网络模型时，FPU能加速归一化层和全连接层的浮点计算，而DSP指令则可优化定点卷积的乘累加操作。ESP32则基于Tensilica Xtensa LX6双核处理器，支持SIMD指令，但其FPU为单精度且性能弱于Cortex-M7，因此ESP32上更推荐使用8-bit或16-bit定点量化模型。

判断一个MCU是否适合模型部署，不能只看主频。需要综合评估：算力（MAC/s，即乘累加运算每秒次数）、内存带宽（总线位宽×时钟频率）、Flash读取速度（是否支持零等待状态）以及DMA能力。例如STM32H743在400MHz主频下可提供约800 MACs/cycle的算力（利用SIMD+FPU），而ESP32在240MHz下仅约300 MACs/cycle。下表对比了常见部署平台的硬件参数：

2.2 内存模型与地址映射：Flash、SRAM与DMA的协同

MCU的内存模型是部署中最容易出错的环节。以STM32为例，其统一编址的4GB地址空间中，Flash通常映射在0x08000000起始地址，SRAM映射在0x20000000起始地址，外设寄存器则位于0x40000000之后。模型部署时，需要明确三类数据的存放位置：权重参数（只读，放Flash）、激活值/中间张量（读写，放SRAM）、常量表（如量化缩放因子，放Flash）。

关键挑战在于SRAM容量限制。例如STM32F407仅有192KB SRAM，而一个MobileNetV1的输入激活图（224×224×3）就需要约150KB（float32）。因此实际部署必须采用内存复用策略：将不同层的输入/输出张量映射到同一块内存区域，通过生命周期分析避免冲突。此外，DMA（直接内存访问）控制器可以在不占用CPU的情况下在外设与内存之间搬运数据，例如在摄像头采集图像时，DMA直接将像素数据存入SRAM缓冲区，CPU同时进行前一层推理，实现流水线操作。

ESP32的内存模型略有不同，其内部SRAM分为DRAM（数据）和IRAM（指令），且支持外部PSRAM（伪静态随机存储器）扩展。但访问外部PSRAM的延迟远高于内部SRAM（约10倍），且带宽受限。因此，在ESP32上部署模型时，应尽量将频繁访问的激活缓冲区放在内部DRAM，而将权重放在Flash或PSRAM中，利用Cache机制缓解读取压力。

2.3 外设接口与数据通路：GPIO、UART、I2C、SPI与DMA

模型部署的输入输出往往依赖外设接口。GPIO是最基础的数字输入输出，用于读取按键状态或控制LED指示推理结果。UART（通用异步收发器）常用于调试日志输出，其波特率通常设置为115200或921600，在部署时可通过UART打印模型各层的耗时和内存占用。I2C（集成电路总线）和SPI（串行外设接口）则用于连接外部传感器（如IMU、温湿度传感器）或Flash存储芯片。

在数据通路设计上，需要特别注意外设时钟使能与中断优先级。STM32的每个外设都有独立的时钟门控，使用前必须通过RCC寄存器使能对应时钟。例如，使用SPI1前需执行 __HAL_RCC_SPI1_CLK_ENABLE()。对于实时性要求高的场景，应使用DMA而非中断方式接收数据，避免CPU频繁进出中断导致推理延迟抖动。ESP32的外设驱动则基于FreeRTOS的IPC（进程间通信）机制，其SPI驱动支持DMA通道，但需注意DMA描述符的对齐要求（4字节对齐）。

以下是一个典型的STM32 UART DMA接收配置流程：

// 1. 使能UART和DMA时钟
__HAL_RCC_USART2_CLK_ENABLE();
__HAL_RCC_DMA1_CLK_ENABLE();

// 2. 配置DMA流，关联UART2_RX
hdma_usart2_rx.Instance = DMA1_Stream5;
hdma_usart2_rx.Init.Channel = DMA_CHANNEL_4;
hdma_usart2_rx.Init.Direction = DMA_PERIPH_TO_MEMORY;
hdma_usart2_rx.Init.PeriphInc = DMA_PINC_DISABLE;
hdma_usart2_rx.Init.MemInc = DMA_MINC_ENABLE;
hdma_usart2_rx.Init.PeriphDataAlignment = DMA_PDATAALIGN_BYTE;
hdma_usart2_rx.Init.MemDataAlignment = DMA_MDATAALIGN_BYTE;
hdma_usart2_rx.Init.Mode = DMA_CIRCULAR; // 循环模式
HAL_DMA_Init(&hdma_usart2_rx);
__HAL_LINKDMA(&huart2, hdmarx, hdma_usart2_rx);

// 3. 启动DMA接收，数据存入rx_buffer
HAL_UART_Receive_DMA(&huart2, rx_buffer, BUFFER_SIZE);

2.4 开发环境搭建：STM32CubeMX与ESP-IDF的工程实践

搭建高效的开发环境是部署工作的起点。对于STM32，推荐使用STM32CubeMX进行图形化初始化配置，生成HAL库工程骨架，再结合STM32CubeIDE（基于Eclipse）或CLion + arm-none-eabi-gcc工具链进行编译调试。CubeMX的核心价值在于自动生成时钟树配置（如PLL倍频系数）、引脚复用映射和DMA通道分配，避免手动查手册的繁琐。

对于ESP32，官方推荐ESP-IDF（Espressif IoT Development Framework）开发框架，其基于CMake构建系统，支持FreeRTOS多任务。ESP-IDF提供了丰富的组件管理工具（idf.py），可通过命令行创建工程、配置menuconfig、编译烧录。在模型部署场景中，ESP-IDF的esp-dl组件库专门针对神经网络推理进行了优化，支持量化模型的加载与运行。

搭建环境时需注意工具链版本匹配。STM32CubeMX生成的工程若使用HAL库，需确保HAL库版本与芯片型号兼容；ESP-IDF则要求Python版本≥3.8，且不同版本（如v4.4与v5.x）的API有较大差异。建议在项目初期锁定版本并记录在README中。

以下是一个ESP-IDF工程的目录结构示例：

my_model_project/
├── CMakeLists.txt          # 顶层CMake配置
├── main/
│   ├── CMakeLists.txt      # 主组件构建配置
│   ├── app_main.c          # 入口函数
│   ├── model_data.c        # 量化模型权重数组
│   └── inference.c         # 推理逻辑
├── partitions.csv          # 分区表（配置Flash布局）
└── sdkconfig               # 编译配置（由menuconfig生成）

2.5 案例拆解：在STM32F407上部署一个手势识别模型

本案例旨在完整展示从环境搭建到模型部署的闭环流程。项目背景：需要在一款基于STM32F407的智能手环上实现静态手势识别（识别数字0-5），要求推理时间小于100ms，功耗低于50mA。硬件约束：1MB Flash、192KB SRAM，无外部存储，使用I2C接口的加速度传感器（ADXL345）采集数据。

初始现象与目标：初始方案采用float32模型，输入为3轴加速度的128个时间点（128×3=384个特征），模型为两层全连接网络（384→64→6），参数量约25K。直接部署后发现SRAM溢出，因为激活值（128×3×4字节=1.5KB）虽小，但编译器为每个层分配了独立缓冲区，且未复用内存。

分析判断过程：通过查看map文件，发现激活缓冲区共占用约12KB，而实际同时活跃的只有相邻两层。进一步分析，模型权重占25K×4字节=100KB，Flash空间充足。因此决定采用内存复用策略，将第一层输出与第二层输入映射到同一块内存区域。同时，将权重从float32量化为int8，权重体积降至25KB，且利用Cortex-M4的DSP指令（SMLAD）加速定点乘累加。

实际操作步骤：首先，使用STM32CubeMX配置I2C1接口（400kHz）连接ADXL345，并配置一个定时器中断以100Hz频率读取加速度数据。然后，在代码中定义两个静态缓冲区：static int8_t buf1[384]; 和 static int8_t buf2[64];，通过指针切换实现内存复用。量化过程使用TensorFlow的伪量化工具，将权重和激活值映射到[-128, 127]范围，并记录每层的缩放因子。最后，在推理循环中，先通过I2C DMA读取传感器数据到buf1，然后调用定点矩阵乘法函数，结果存入buf2，再经softmax输出分类结果。

结果对比：优化前，float32模型推理耗时约45ms，内存占用12KB；优化后，int8模型推理耗时降至18ms（得益于DSP指令），内存占用降至2.1KB（仅两个缓冲区）。功耗从62mA降至41mA（因Flash读取次数减少）。

风险与代价：量化过程中，模型精度从98.2%降至96.7%，但仍在可接受范围。主要风险在于定点乘法时可能发生溢出，因此需要在累加过程中使用32位中间变量（int32_t）并在每层输出后执行饱和截断。

2.6 常见误区与总结复盘

在MCU部署实践中，开发者常陷入以下误区：误区一：认为主频越高推理越快。实际上，Flash等待状态、总线仲裁和DMA竞争对性能影响巨大。例如STM32F407在168MHz下若Flash未开启预取缓冲，CPU将插入等待周期，实际算力下降30%。误区二：忽视外设中断对推理实时性的干扰。若UART中断优先级高于推理任务，频繁的数据接收会打断推理流程，导致推理时间抖动。建议将推理任务放在最高优先级中断或独立RTOS任务中，并设置临界区保护。误区三：将所有数据都放在SRAM中。对于大模型，应充分利用Flash的XIP（片上执行）能力，将只读权重放在Flash，通过Cache加速访问。