1. 电源完整性测试概述

电源完整性（Power Integrity，PI）关注的是从稳压模块输出端，经过PCB平面、过孔、封装、焊球，一直到芯片内部晶体管供电节点的整条供电路径上，电压与电流是否始终满足芯片工作要求。它并不是单纯"测一个电压值"，而是要回答三个问题：供电在静态和动态条件下是否稳定、噪声是否被控制在芯片容限之内、以及当系统出现异常时问题出在供电路径的哪一段。

与之容易混淆的是信号完整性（SI），SI关心的是信号波形在传输线上的畸变、反射与串扰，而PI关心的是"电源轨"本身的直流压降、交流阻抗与瞬态噪声。二者在高速系统中相互耦合：电源噪声会改变驱动器的输出电平与阈值，信号翻转又会通过电源分配网络（PDN）反作用于电源轨。因此PI测试往往需要与SI测试协同进行。

电源完整性的定义与测试目标

从工程角度看，电源完整性可以定义为：在规定的负载条件、温度范围和工作模式下，芯片供电引脚处的电压始终处于芯片数据手册规定的容限窗口内，且PDN在目标频段内呈现足够低的阻抗。围绕这一定义，PI测试通常设定以下目标：

• 直流目标：验证从VRM输出到芯片焊球的直流压降（IR Drop）不超过预算，例如1.0V核心电压允许3%偏差，即30mV。
• 交流目标：验证在负载瞬变（如CPU从休眠到满载）时，电压跌落与过冲不超过容限，并确认PDN阻抗在目标频段低于目标阻抗。
• 噪声目标：量化电源轨上的纹波、开关噪声与高频谐振，判断其是否影响时钟、PLL或高速接口的误码率。
• 定位目标：当系统出现随机复位、误码或时序违例时，能够判断问题来自VRM、PCB平面、去耦网络还是芯片封装。

这些目标决定了测试方案的选择：直流压降需要高精度万用表或源表配合开尔文连接；交流噪声需要高带宽、低噪声的示波器与专用探头；PDN阻抗则通常用矢量网络分析仪或带频谱功能的示波器测量。

常见问题类型

实际项目中，电源完整性问题往往以几种典型形态出现。第一类是直流压降过大，常见于大电流SoC或FPGA，表现为芯片端电压低于VRM设定值，导致时序变慢甚至无法启动。第二类是瞬态跌落，当负载电流在纳秒到微秒级突变时，PDN的寄生电感产生感应压降，形成电压下冲。第三类是电源纹波与开关噪声，来自VRM开关频率及其谐波，或来自相邻电源域的耦合。第四类是PDN谐振，去耦电容与平面电感在某一频段形成高阻抗峰，使该频段噪声被放大。第五类是地弹与共模噪声，地平面电位波动导致参考电平偏移。

这些问题在时域和频域上表现不同，因此测试时需要同时观察时域波形与频谱分布。例如，一个看似随机的复位，可能在时域上表现为几十毫伏的窄脉冲，而在频域上对应某个特定谐振频率，从而指向去耦电容布局或平面分割问题。

Tektronix测试方案总览

针对上述问题，Tektronix提供了一套从探头到分析软件的完整PI测试链路。其核心思路是：用低噪声、高带宽的采集前端获取真实电源波形，再通过专用探头和软件把时域、频域与阻抗信息关联起来。

在探头层面，TDP系列差分探头和TPR系列电源纹波探头是常用选择。TPR探头具有低噪声、高共模抑制比和较小的探头尖端，适合直接探测芯片附近的电源轨；其带宽通常覆盖数十MHz到数GHz，能够捕捉VRM开关噪声和高速瞬态。对于PDN阻抗测量，则常配合IsoVu光隔离探头或电流探头，以隔离共模电压并获取电流波形。

在示波器层面，MSO5/6系列混合信号示波器提供低噪声前端、高分辨率ADC和频谱视图功能，可以在同一台仪器上完成时域纹波测量与频域噪声分析。其Spectrum View功能允许对电源轨噪声做FFT，并支持时间相关的频谱分析，便于定位噪声出现的时刻与频率。

在软件层面，TekScope与PI分析软件包提供电源纹波自动测量、PDN阻抗曲线绘制、直流压降分析等功能。例如，通过注入已知电流并测量电压响应，可以计算PDN阻抗随频率的变化，并与目标阻抗线对比，判断去耦网络是否足够。

需要强调的是，PI测试不是一次性动作，而是贯穿设计、调试与量产验证的闭环。在设计阶段，通过仿真与预布局确定去耦策略；在调试阶段，用示波器和探头实测纹波、瞬态与阻抗，定位问题节点；在验证阶段，则用自动化脚本批量采集多块板卡的数据，确认一致性。Tektronix方案的价值在于把高带宽采集、低噪声探头和频域分析整合到同一平台，使工程师能够在一次测量中同时获得时域波形与频域特征，从而更快地把"电压异常"这一现象映射到具体的PDN环节。