3. 高速数字化仪模块选型

在 PXIe 高速采集系统中，数字化仪模块决定了“能看多快、能看多细、能看多久、能同时看几路”。NI 的 PXIe-5160、PXIe-5170、PXIe-5180 属于同一代高速数字化仪家族，但定位差异明显：5160 偏向通用高速采集，5170 强调高分辨率与灵活性，5180 则面向更高带宽与更高采样率的场景。选型时不能只看“采样率越高越好”，而要把采样率、分辨率、模拟带宽、通道数、板载内存和多模块同步能力放在同一张“能力账本”里权衡。

一、四个核心指标之间的耦合关系

采样率决定时间轴上的最小可分辨间隔。例如 5 GS/s 对应 0.2 ns 的采样间隔，1 GS/s 对应 1 ns。分辨率决定幅度轴上的量化台阶，8 位在 ±1 V 满量程下理论 LSB 约为 7.8 mV，12 位则约为 0.49 mV。模拟带宽决定前端能“放行”的最高频率成分，通常要求带宽不低于目标信号最高频率的 2～3 倍，否则上升沿会被明显钝化。板载内存决定在最高采样率下能连续记录多长时间：记录时间 ≈ 板载内存 ÷（采样率 × 通道数 × 每样本字节数）。

这四者并非独立。提高采样率会加快内存消耗；提高分辨率会增加每样本字节数，同样缩短记录时长；通道数翻倍也会成倍消耗内存带宽。因此选型的第一步不是查表，而是先写出“信号最高频率、需要同时采集的通道数、单次记录时长、允许的幅度误差”这四个约束，再去匹配模块。

二、板载内存与记录时长的实际计算

假设使用 PXIe-5170 在 4 通道、12 位分辨率下采集，每样本占 2 字节（12 位通常按 16 位存储），若板载内存为 256 MB，则单通道可用内存约 64 MB，对应约 3200 万个样本。若采样率设为 250 MS/s，单次连续记录时间约为 3200 万 ÷ 2.5 亿 ≈ 0.128 s，即约 128 ms。若把采样率降到 50 MS/s，同样内存可记录约 640 ms。这个计算说明：在内存固定的前提下，采样率与记录时长是反比关系，选型时必须先确认“最关心的那段信号有多长”。

如果应用需要长时间连续采集，就不能只依赖板载内存，而要考虑数据流盘（streaming to disk）方案。此时 PXIe 总线的持续吞吐能力、RAID 阵列写入速度和模块的 DMA 引擎效率会成为新的瓶颈。板载内存在这里的角色从“记录仓库”转变为“缓冲池”，用于吸收总线抖动和磁盘写入延迟。

三、多模块同步能力的关键机制

当单模块通道数不够时，需要用多块数字化仪同步扩展。PXIe-5160/5170/5180 支持基于 PXIe 背板的同步架构，核心是三件事：第一，所有模块共享同一个参考时钟（通常由 PXIe 机箱的 10 MHz 参考或专用时钟模块提供），确保采样时钟同源；第二，使用星形触发（Star Trigger）或 PXIe 触发总线把同一个触发信号同时送达各模块，使各通道在同一时刻启动采集；第三，通过同步启动/停止信号保证各模块的采集使能和结束动作对齐。

需要特别注意的是，共享时钟只保证“采样节拍一致”，并不自动保证“采样起点一致”。如果各模块的触发路径延迟不同，仍会出现通道间的时间偏差。因此在实际系统中，应使用同一触发源、等长触发路径，并在软件中读取各模块的同步状态寄存器，确认同步锁定后再开始采集。对于要求通道间偏差小于一个采样周期的应用，还需要在数据处理阶段做时基对齐校正。

四、选型检查清单