4. 信号源与激励链路架构设计
在射频测试系统中，激励链路决定了被测件“看到”的信号质量。矢量信号发生器（VSG）、任意波形发生器（AWG）与上变频模块三者并非简单串联，而是各自承担不同的信号生成职责：AWG 负责基带或中频的任意波形合成，VSG 负责将数字调制信号直接搬移到射频，上变频模块则把中频信号搬移到更高的毫米波或微波频段。理解它们的级联关系与同步策略，是构建可复现激励链路的核心。
一、三类信号源的角色分工
矢量信号发生器内部通常包含基带发生器、IQ 调制器和射频上变频链路，能够直接输出 5G NR、WLAN、DVB 等标准调制信号，频率覆盖从几十 MHz 到 44 GHz 甚至更高。它的优势在于调制质量高、EVM 可控、支持标准波形回放，适合接收机灵敏度、解调性能与 ACLR 测试。
任意波形发生器则更偏向“自定义”：它通过高采样率 DAC 输出用户定义的基带波形，采样率可达数十 GS/s，垂直分辨率常见 10～16 bit。AWG 本身不直接输出射频，而是输出差分或单端的中频/基带信号，再交由上变频模块搬移。它适合生成非标准调制、雷达脉冲、复杂包络或宽带 chirp 信号。
上变频模块接收 AWG 或 VSG 的中频输出，与本振（LO）混频后得到目标射频。其关键参数包括变频损耗、镜像抑制、LO 泄漏和群时延平坦度。在毫米波测试中，上变频模块往往与倍频器、谐波混频器配合，把 2～20 GHz 的中频搬移到 28 GHz、39 GHz 或 77 GHz 频段。
二、级联链路的信号流与关键接口
典型的毫米波激励链路可以这样组织：AWG 输出 2～6 GHz 的中频信号，经低通滤波和衰减器后送入上变频模块的 IF 端口；上变频模块内部 LO 由外部信号源提供，混频后经带通滤波器选出目标边带，最终输出 28 GHz 射频信号。若使用 VSG 直接输出，则省去上变频模块，但频率上限受 VSG 本身限制。
级联时最容易被忽视的是接口电平。AWG 差分输出的典型幅度为 0.5～1 Vpp（差分），而上变频模块的 IF 输入 1 dB 压缩点通常在 +5～+10 dBm。若直接连接，可能因电平过低导致混频器工作在线性区边缘，输出信噪比恶化；若电平过高，则混频器进入压缩，产生非线性失真。因此需要在 AWG 与上变频模块之间加入可调衰减器或放大器，把 IF 功率控制在压缩点回退 6～10 dB 的位置。
另一个关键接口是 LO 驱动功率。多数混频器要求 LO 驱动为 +13～+20 dBm，若 LO 功率不足，变频损耗会显著增大，镜像抑制也会变差。工程上常用 LO 放大器模块把信号源输出提升到混频器所需电平，并在 LO 端口前加隔离器，防止反射牵引。
三、同步策略：从共参考到确定性延迟
同步的第一层是频率同步。把 AWG、VSG、上变频模块的 LO 源全部锁定到同一台 10 MHz 参考时钟，可以消除各设备之间的频率偏移。若参考时钟本身有老化或相位噪声，会直接传递到输出信号，因此参考源应选择 OCXO 或铷钟，相位噪声在 10 kHz 偏移处优于 -150 dBc/Hz。
第二层是时间同步。AWG 与 VSG 若需要同时输出，必须共用同一个触发信号。触发路径的电缆长度差会引入皮秒级到纳秒级的延迟差，在宽带信号中表现为包起始位置偏移。对于 5G NR 的 100 MHz 带宽信号，1 ns 的延迟差对应约 0.1 个采样点，通常可以接受；但对于雷达脉冲或跳频信号，需要把延迟差校准到 100 ps 以内。
第三层是相位相干。在多通道 MIMO 或相控阵测试中，各通道的 LO 必须相位锁定，否则通道间相位关系随机漂移。做法是把同一 LO 信号通过功分器分配到各上变频模块，并保证各路径电缆等长；若无法等长，则需在基带侧做相位补偿。
四、一个可复现的配置示例
假设需要生成 28 GHz、100 MHz 带宽的 5G NR 信号，采用 AWG + 上变频模块方案。AWG 采样率设为 92 GS/s，输出中频 4 GHz，差分幅度 0.8 Vpp；上变频模块 LO 设为 24 GHz，RF 输出 28 GHz。参考时钟用 10 MHz 同时锁定 AWG 和 LO 源，触发用 AWG 的标记输出连接到 LO 源的触发输入，保证每次波形起始与 LO 相位关系一致。
配置完成后，用频谱仪观察 28 GHz 输出：中心频率应为 28 GHz，带宽约 100 MHz，带内平坦度优于 1 dB，镜像抑制应大于 55 dBc。若镜像抑制不足，检查上变频模块的镜像抑制滤波器是否覆盖 20 GHz 频段；若带内平坦度差，检查 AWG 输出电缆和上变频模块 IF 端口的驻波比。用矢量信号分析仪解调 EVM，目标值应优于 1.5%（约 -36 dB），若 EVM 恶化，优先排查 LO 相位噪声和 AWG 的 DAC 杂散。
总结来看，VSG、AWG 与上变频模块的级联不是简单的“连起来就行”，而是需要在频率、时间、相位三个层面建立同步关系，并在电平、滤波、延迟三个维度做校准。只有把参考时钟、触发路径、LO 分配和接口电平都纳入设计，才能得到可复现、可重复的射频激励信号。