1. 射频测试系统架构总览

射频测试系统不是若干仪器的简单堆叠,而是一条从测试需求出发、经过信号路径设计、仪器选型、控制与数据链路搭建,最终落到产线或实验室稳定运行的完整工程链路。架构设计的价值在于:在动手连线之前,就把“测什么、测到什么精度、在什么节拍下测、如何保证结果可复现”这些问题在纸面上回答清楚。Keysight 的系统级设计方法论,核心是把测试系统当作一个信号链与数据链耦合的整体来对待,而不是逐个仪器去调。

从需求到指标:架构设计的起点

架构设计的第一步是把业务语言翻译成射频指标。例如“测试一台 5G NR 终端发射机”这句话,需要拆解为:频率范围(如 FR1 的 3.3–3.8 GHz)、被测信号带宽(如 100 MHz)、需要测量的参数(EVM、ACLR、发射功率、频率误差)、目标精度(如 EVM 残差 < 1%)、测试节拍(如单次测量 < 2 s)以及被测件接口形式(传导或 OTA)。这些指标直接决定后续的信号链预算。

以 EVM 预算为例,若被测件本身 EVM 为 3%,系统要求测量残差不超过 1%,则系统引入的 EVM 需满足总 EVM² = 被测 EVM² + 系统 EVM²,即系统 EVM ≤ √(3²−1²) ≈ 2.83%。这个数字会反向约束矢量信号分析仪的残余 EVM、本振相位噪声、参考时钟抖动以及线缆与开关的幅度/相位稳定性。指标预算不是形式,而是选型与布局的依据。

Keysight 系统级设计方法论

Keysight 在系统级设计中强调“自顶向下分解、自底向上验证”的闭环。自顶向下,是把系统指标逐层分配到信号源、分析仪、开关矩阵、线缆、衰减器、滤波器等每个环节;自底向上,是用各环节的实测或数据手册指标合成系统级性能,再与需求比对。若合成结果不达标,回到分配环节调整,而不是在现场靠“换根线试试”来救火。

这套方法论通常包含四个动作:需求结构化(把测试项、条件、限值、节拍整理成可追溯的条目)、信号链预算(功率、噪声、EVM、相位、时延逐项分配)、控制与数据链路设计(仪器驱动、触发、同步、数据吞吐)、可重复性与校准规划(参考面、校准件、校准周期、漂移补偿)。四者缺一,系统在实验室能跑、到产线就未必稳。

架构分层与模块划分原则

一个可维护的射频测试系统通常分为四层:被测层(DUT 及其夹具、天线或测试端口)、信号路由层(开关矩阵、衰减器、滤波器、双工器、线缆与连接器)、仪器层(信号源、矢量信号分析仪、频谱仪、功率计、电源等)、控制与数据层(上位机软件、驱动、触发总线、数据存储与分析)。分层的目的,是让每一层的变化尽量不穿透到其他层:换 DUT 只动被测层与路由配置,换仪器只动仪器层与驱动,换测试项只动控制层脚本。

模块划分遵循三条原则。第一,按信号流向划分,发射测试链与接收测试链分开,避免双向共用路径带来的隔离度与驻波问题。第二,按功能边界划分,把“产生激励”“路由切换”“测量分析”“数据处理”作为独立模块,接口用明确的射频参考面与数据格式定义。第三,按可校准单元划分,每个可更换的射频路径都应能在参考面上独立校准,否则一次更换就要重校整个系统。

参考面约定:本文所有功率与 EVM 指标均以 DUT 测试端口为参考面。若在校准面(如开关矩阵输出口)测量,需扣除线缆与夹具的插损和失配贡献。全文与图示保持这一约定。

完整链路示意

下图给出一个典型传导式射频测试系统的架构关系:需求指标向下驱动信号链预算,预算结果分配到路由层与仪器层,控制层负责触发、同步与数据回传,最终在 DUT 参考面上完成测量与判定。

射频测试系统架构链路(传导式示例) 需求层 频率 3.3–3.8 GHz | 带宽 100 MHz | EVM ≤ 1% | ACLR ≤ −45 dB | 节拍 < 2 s | 传导接口 信号链预算层 系统 EVM ≤ 2.83% | 路径插损 ≤ 3 dB | 相位噪声 @1 MHz ≤ −120 dBc/Hz | 参考时钟抖动 ≤ 150 fs 信号路由层 开关矩阵 衰减器 滤波器 线缆/连接器:插损与失配需纳入预算 仪器层 矢量信号源 信号分析仪 功率计 参考时钟共享,保证相位相干 控制与数据层 上位机软件 | 仪器驱动 | 触发与同步总线 | 数据采集/存储/判定 | 校准与漂移补偿 DUT(被测件) 指标分解 预算分配 射频路径 控制/触发 测量参考面

模块划分的落地检查

在完成初步架构后,可以用一组问题做自检:每个射频路径是否都有明确的参考面与校准方法?开关矩阵的隔离度是否满足收发同时工作的场景?触发链路是否能在多仪器间保持确定性时延?数据吞吐是否匹配测试节拍(例如 100 MHz 带宽的 IQ 数据在 2 s 内完成采集、传输与判定)?若某一项无法回答,说明该模块的边界还没有划清。

以一个具体的节拍估算为例:假设单次采集 10 ms 的 IQ 数据,采样率 200 MSa/s,16 bit 量化,则单次数据量约为 200e6 × 0.01 × 2 × 2 B = 8 MB。若测试项有 20 项,总数据量约 160 MB,需在 2 s 内完成传输与处理,则数据链路有效吞吐需 ≥ 80 MB/s。这个数字会直接决定采用 LAN、PCIe 还是 PXIe 背板,以及是否需要边采边处理。示例数据仅用于说明估算方法,实际项目需按真实配置核算。

常见误区:先买仪器再想架构。仪器指标再高,若路由层插损、失配或隔离度不达标,系统级 EVM 与 ACLR 仍可能不满足要求。架构设计应先于采购。