4. Keysight TDR系统校准与去嵌入

TDR测量得到的阻抗曲线，本质上是"示波器端口 + 电缆 + 探头/夹具 + 被测互连"整条链路的合成响应。如果直接读取曲线上的阻抗台阶位置，得到的往往是"从校准面到不连续点"的总电长度，而不是被测件本身的真实位置与阻抗。校准与去嵌入要解决的正是这个问题：把参考面从仪器端口搬到夹具末端或芯片焊球处，让屏幕上剩下的只有被测件。

校准件与参考面移动的基本原理

Keysight TDR（如N1055A、54754A等TDR模块，或E5071C/ENA配合时域选件）通常提供开路（Open）、短路（Short）、负载（Load，50 Ω）三类校准件，部分系统还支持"直通（Thru）"用于双端口去嵌入。校准的物理含义是：用已知的反射系数给系统建立"反射系数—电压—时间"的映射关系，并确定参考面所在的时延位置。

开路校准件反射系数 Γ = +1，短路 Γ = −1，负载 Γ = 0。TDR在时域上看到的分别是：开路处出现向 +1 方向的满幅反射台阶，短路处出现向 −1 方向的满幅反射台阶，负载处几乎无反射。通过测量这三个已知点，系统可以修正幅度比例因子、偏置和时基零点。参考面移动则是把校准得到的时延零点从仪器端口平移到校准件连接面，之后所有测量都以该面为 t = 0。

夹具去嵌入的实际操作

当被测件无法直接连到校准面时，中间必须插入夹具（socket、探针卡、测试板）。夹具去嵌入的常用做法是：先对夹具做一次"夹具单独"的S参数测量（夹具输入端接校准面，输出端开路/短路/负载或接已知负载），得到夹具的S参数矩阵；再在TDR/网络分析仪中把该S参数作为"去嵌入网络"从总响应中扣除。

以Keysight ENA系列为例，典型流程是：

1. 在夹具末端做SOLT校准（Open/Short/Load/Thru）
2. 保存夹具的2端口S参数（.s2p文件）
3. 在TDR时域选件中加载该.s2p作为去嵌入网络
4. 设置去嵌入方向：从端口1向DUT方向
5. 重新采集TDR曲线，观察参考面是否已移到夹具末端

去嵌入后，原本被夹具时延"推远"的阻抗不连续点会回到正确的时间位置。例如夹具引入约 150 ps 的单程时延，去嵌入前一个芯片焊球处的阻抗台阶出现在 1.2 ns，去嵌入后应回到约 1.05 ns 附近。这个差值就是判断去嵌入是否生效的直接依据。

校准质量验证

校准完成后不能直接开始测量，必须先验证。最直接的方法是：把校准件重新接回校准面，观察TDR曲线。开路应呈现干净的 +1 台阶，短路应呈现干净的 −1 台阶，负载应接近一条平直的 50 Ω 线。如果负载曲线出现明显波动或台阶，说明校准面接触不良或负载校准件本身不理想。

另一个有效手段是测量一段已知阻抗和长度的标准传输线（如 50 Ω 空气线或已知时延的同轴电缆）。若测得的阻抗偏离 50 Ω 超过 ±1 Ω，或时延与标称值偏差超过 5%，则校准质量存疑。对于去嵌入，还应验证"去嵌入后夹具末端开路"是否回到 Γ≈+1，这是检查去嵌入网络方向与端口定义是否正确的最快方法。

常见校准误差与修正

实际工程中最常见的校准误差有四类。第一类是连接器重复性误差：每次插拔校准件都会引入几皮秒到几十皮秒的时延变化，表现为参考面漂移。修正方法是固定扭矩、使用同一套校准件、避免反复插拔。第二类是负载校准件不理想：真实负载并非完美 50 Ω，其寄生电感或电容会在高频段产生反射，导致负载校准后仍有残余台阶。修正方法是使用高质量负载，或在去嵌入时把负载的实测S参数一并纳入。

第三类是时基误差：TDR的时基非线性会使远距离不连续点的位置出现偏差。修正方法是使用已知时延的标准件做时基校准，或在软件中启用时基校正。第四类是去嵌入网络方向错误：把夹具S参数的方向接反，会导致去嵌入后波形反而更差。判断方法是观察去嵌入前后参考面是否向DUT方向移动，若反向移动则说明方向设置错误。

校准与去嵌入不是一次性的准备工作，而是贯穿整个测量过程的基准。每次更换夹具、更换电缆或重新插拔校准件后，都应重新验证校准质量。只有参考面明确、去嵌入方向正确、校准质量可验证，TDR曲线上的每一个阻抗台阶才能被可靠地归因到被测互连的真实位置。