2. SPICE模型I-V与C-V拟合基础

在进入具体校准流程之前，必须先弄清楚一件事：SPICE模型到底在拟合什么。MOSFET和BJT的模型方程并不是一组随意拼凑的曲线公式，而是由器件物理推导出的电流与电荷表达式。I-V描述的是端电压如何驱动沟道电流，C-V描述的是端电压如何改变内部电荷分布。两者共享同一组几何与工艺参数，因此它们不是独立的两条拟合任务，而是同一物理对象在两个观测维度上的投影。

一、I-V的数学表达：从平方律到连续模型

以长沟道NMOS为例，在饱和区，漏极电流的经典平方律表达式为：

I_D = (1/2) * μ_n * C_ox * (W/L) * (V_GS - V_TH)^2 * (1 + λ * V_DS)

其中 μ_n 为沟道电子迁移率，C_ox 为单位面积栅氧化层电容，W/L 为宽长比，V_TH 为阈值电压，λ 为沟道长度调制系数。这个式子看起来简单，但它已经隐含了多个待拟合参数：V_TH、μ_n、λ，以及通过C_ox关联的氧化层厚度t_ox。在亚阈值区，电流转为指数关系：

I_D = I_0 * (W/L) * exp((V_GS - V_TH) / (n * V_T)) * (1 - exp(-V_DS / V_T))

其中 n 为亚阈值摆幅因子，V_T = kT/q 为热电压。现代SPICE模型（如BSIM4、PSP）不再使用分段平方律，而是采用单一连续方程覆盖弱反型到强反型，通过平滑函数避免区域切换带来的导数不连续。这意味着拟合时不能只关注饱和区，必须同时约束亚阈值斜率、线性区跨导和输出电阻。

二、C-V的数学表达：电荷与电容的耦合

MOSFET的C-V特性来自栅极电荷对端电压的偏导。以栅-源电容C_gs为例：

C_gs = ∂Q_g / ∂V_gs | V_gd, V_gs = const

在强反型区，C_gs 趋近于 (2/3)·W·L·C_ox；在耗尽区，C_gs 显著下降；在积累区，C_gs 又回升。BJT的C-V则涉及结电容：

C_j = C_j0 / (1 - V_j / V_bi)^m

其中 C_j0 为零偏结电容，V_bi 为内建电势，m 为梯度因子。这些参数与I-V中的饱和电流、Early电压存在物理关联，例如基区宽度调制同时影响输出电阻和集电结电容。因此，C-V拟合不是独立任务，它必须与I-V拟合共享同一组几何与掺杂参数。

三、拟合误差从哪里来

理解了方程结构，就能看清误差的来源。实际拟合中，残差从来不是单一原因造成的，通常由四类因素叠加。

测量噪声是最直观的一类。半导体参数分析仪在pA级电流下，噪声可能达到测量值的百分之几。如果直接对含噪数据做最小二乘，拟合算法会把噪声“吸收”进参数，导致亚阈值摆幅因子n被高估。工程上的做法是对同一偏置点重复采样16～64次取平均，或在拟合前用Savitzky-Golay滤波平滑，但滤波窗口不能过大，否则会抹平真实的跨导峰值。

系统偏差比噪声更隐蔽。探针接触电阻会在源漏之间引入一个固定串联电阻R_s，它使实际加到沟道上的V_GS小于设定值。在强反型区，R_s的影响表现为跨导下降；在C-V测量中，电缆寄生电容会叠加到C_gs上，使积累区电容偏高。这类偏差不会因为增加平均次数而消失，必须通过四端测量、开路/短路校准或去嵌入来修正。

模型简化是拟合残差呈现“系统性弯曲”的主因。用平方律拟合短沟道器件时，输出曲线在V_DS较大处会明显偏离，因为平方律没有考虑漏致势垒降低和速度饱和。同样，用单结电容公式拟合MOS的C-V，会忽略沟道边缘电容和重叠电容，导致亚阈值区C_gs被低估。判断依据是：如果残差随偏置单调变化，而不是随机分布，就说明模型结构本身不够用，需要升级到BSIM或PSP。

参数相关性是最容易被忽视但影响最大的一类。在I-V方程中，μ_n和C_ox以乘积形式出现，单独增大μ_n或减小C_ox可以得到相同的I_D曲线。如果只拟合I-V，算法可能给出一组“数学上最优但物理上错误”的参数。C-V测量恰好提供了C_ox的独立约束：C_ox = ε_ox / t_ox，而t_ox可以从积累区C_gg直接提取。因此，联合I-V和C-V拟合，本质上是给参数空间增加了一个正交的观测维度，把原本不可分辨的参数组合分离开。

四、拟合精度的判断标准

拟合是否“够好”，不能只看R²。对于I-V，应分别检查三个区域：亚阈值区的斜率是否与测量一致（误差应小于5%）、线性区的跨导峰值位置是否对齐、饱和区的输出电阻是否匹配。对于C-V，重点看积累区平台是否平坦、耗尽区过渡是否平滑、反偏区是否遵循预期的幂律。如果某个区域的残差超过测量噪声的3倍，就说明该区域存在模型或参数问题，需要回到方程层面排查，而不是继续调参。