2. CP测试基础
2.1 CP测试的目的与价值
CP（Chip Probing，晶圆探针测试）是半导体制造中首次对晶圆上的每颗裸片（Die）进行电性能测试的环节。其核心目的是在晶圆划片与封装之前，筛选出功能失效或性能不达标的裸片，从而降低后续封装与测试成本。
CP测试的三大核心目的：
- 良率筛选：识别并标记失效裸片（Ink Dot 或电子映射），防止不良品流入封装工序。
- 工艺监控：通过测试数据（如阈值电压、漏电流）反馈晶圆制造工艺的稳定性与均匀性。
- 成本控制：封装一颗已知不良的裸片会浪费基板、金线、塑封料等成本，CP测试可提前止损。
业界共识：CP测试的投入成本通常占芯片总测试成本的15%~25%，但能节省封装环节30%~50%的无效成本。对于先进制程（如7nm以下），CP测试的覆盖率要求更高，因为单颗裸片的制造成本已大幅上升。
2.2 探针卡工作原理
探针卡（Probe Card）是CP测试的核心硬件，负责在测试机（Tester）与晶圆上的裸片焊盘（Pad）之间建立临时电气连接。其工作原理可概括为：
- 信号传输路径：测试机 → 探针卡PCB → 探针针尖 → 裸片焊盘。
- 接触机制：探针针尖以一定的过驱动（Overdrive，通常为50~100μm）压触焊盘，刺穿表面氧化层，形成稳定的金属接触。
- 关键特性：低接触电阻（通常<1Ω）、高带宽（支持GHz级信号）、高针数（从几十针到上万针）。
2.3 晶圆级测试流程
完整的CP测试流程通常包含以下步骤，每一步都直接影响测试效率与数据准确性：
| 步骤 | 操作内容 | 关键控制点 |
|---|---|---|
| 1. 晶圆装载 | 将晶圆盒（FOUP/Cassette）放入探针台（Prober）的装载端口 | 晶圆ID识别、防静电保护 |
| 2. 预对准 | 通过光学对准系统识别晶圆缺口（Notch）或平边（Flat） | 对准精度 ±10μm |
| 3. 针痕校准 | 探针卡与测试裸片进行首次接触，检查针痕位置 | 针痕偏移量 < 焊盘尺寸的10% |
| 4. 批量测试 | 按Step & Repeat方式逐颗裸片执行测试程序 | 测试时间、接触稳定性 |
| 5. 数据收集 | 记录每颗裸片的测试结果（Pass/Fail）及参数值 | 数据完整性、Bin分类 |
| 6. 晶圆卸载 | 测试完成后将晶圆送回晶圆盒，生成良率报告 | 防划伤、防静电 |
2.4 CP测试的关键参数
CP测试中需要重点关注以下参数，它们直接决定测试结果的可靠性与良率核算的准确性：
| 参数类别 | 参数名称 | 典型范围 | 对良率的影响 |
|---|---|---|---|
| 接触参数 | 接触电阻（Rc） | < 1Ω | Rc过大导致电压降，误判为失效 |
| 接触参数 | 过驱动（Overdrive） | 50~100μm | 过小接触不良，过大损伤焊盘 |
| 测试参数 | 测试温度 | -40°C ~ 150°C | 温度漂移导致参数偏移，影响良率边界 |
| 测试参数 | 测试频率 | 1MHz ~ 10GHz | 高频测试需考虑信号完整性 |
| 良率参数 | CP Yield（晶圆良率） | 60%~99% | 直接决定FT投入量 |
| 良率参数 | Bin分类比例 | 按规格定义 | 不同Bin对应不同售价与用途 |
常见陷阱：接触电阻（Rc）是CP测试中最容易被忽视的参数。当探针针尖磨损或焊盘表面氧化严重时，Rc可能从0.5Ω上升到5Ω以上，导致测试电压降增大，使原本合格的裸片因Vdd不足而被误判为失效。建议每测试1000~5000次后执行一次针尖清洁，并实时监控Rc变化趋势。
2.5 CP测试数据与FT良率的关系
CP测试数据是FT（Final Test，最终测试）良率核算的重要输入。两者之间的关系可用以下公式表示：
FT良率 = (CP良率) × (封装良率) × (FT测试良率)
其中：
- CP良率 = CP测试Pass裸片数 / 晶圆总裸片数
- 封装良率 = 封装后功能完好裸片数 / 封装投入裸片数
- FT测试良率 = FT测试Pass裸片数 / FT测试投入裸片数
实战经验：在量产监控中，如果发现FT良率低于“CP良率 × 封装良率”的预期值，通常意味着FT测试程序存在过杀（Overkill）或封装过程引入了新的失效模式。此时需要回溯CP测试数据，对比同批次裸片的CP Bin分布与FT测试结果，定位良率损失的具体环节。