4. FT测试基础
FT（Final Test，最终测试）是芯片封装后、出货前的最后一道电性筛选关卡。与CP（Chip Probing，晶圆探针测试）不同，FT测试的对象是已经完成封装、打标、切筋成型的独立器件。FT测试的核心设备包括分选机（Handler）、测试座（Socket）以及自动测试设备（ATE）。本章将深入解析这三者的工作原理及影响良率的关键参数。
核心认知： FT测试的良率不仅取决于芯片本身的电性表现，更与分选机的机械精度、测试座的接触可靠性、温度控制稳定性以及并行测试效率强相关。联动调优的第一步，就是理解这些硬件参数的物理意义。
4.1 分选机（Handler）工作原理与关键参数
分选机负责将封装好的芯片从料管或托盘取出，依次送入测试座进行电性测试，并根据测试结果将芯片分拣到对应的良品、次品或不同等级料管中。其工作流程可概括为：供料 → 对位 → 压测 → 分拣 → 收料。
4.1.1 分选机类型对比
| 类型 | 适用封装 | 温度控制 | 典型UPH | 优势 |
|---|---|---|---|---|
| 重力式（Gravity） | SOP、SSOP、DIP | 接触式加热/制冷 | 6k~12k | 结构简单、维护成本低 |
| 转塔式（Turret） | QFN、BGA、LGA | 恒温腔体 | 8k~20k | 高速、高精度对位 |
| 平移式（Pick & Place） | QFP、BGA、CSP | 独立温控模块 | 4k~10k | 灵活、支持多site并行 |
调优提示： 对于高引脚数BGA封装，优先选择平移式分选机，其Pick & Place机械臂可精确控制Z轴下压深度，避免因压力不均导致的接触不良或引脚损伤。
4.2 测试座（Socket）工作原理与关键参数
测试座是连接分选机与ATE测试板的物理接口，其核心功能是提供低电阻、高可靠、可重复的电性接触。测试座的设计直接影响信号完整性、接触电阻和寿命。
4.2.1 测试座结构
4.2.2 接触电阻对良率的影响
接触电阻是测试座最关键的参数之一。过高的接触电阻会导致：
- 电压降（IR Drop）：使芯片实际供电电压低于ATE设定值，导致低压功能测试（如Vmin测试）误判为失效。
- 信号衰减：高频测试项（如AC timing）因阻抗不匹配产生反射，造成时序裕量不足。
- 接触噪声：间歇性接触不良产生毛刺，触发误判。
实战案例： 某QFN封装产品FT良率从98%骤降至85%，排查发现测试座弹簧探针因长期使用氧化，接触电阻从平均25 mΩ上升至120 mΩ。更换探针后良率恢复至97.5%。建议每10万次测试后使用接触电阻测试仪进行抽检，阈值设定为50 mΩ。
4.3 Handler与Socket的协同工作
分选机与测试座的配合精度决定了测试的重复性和可靠性。关键协同参数包括：
| 协同参数 | 描述 | 典型范围 | 对良率的影响 |
|---|---|---|---|
| Z轴下压深度 | 分选机压块将芯片压入Socket的行程 | 0.2~0.8 mm | 过浅→接触不良；过深→探针塑性变形 |
| 对位精度 | 芯片引脚与Socket探针的X/Y对齐偏差 | ±25~±50 μm | 偏差过大→引脚偏位、短路或开路 |
| 压力均匀性 | 各引脚接触压力的标准差 | ≤ 10% | 不均→部分引脚接触电阻偏高 |
| 温度稳定性 | 测试过程中Socket表面温度波动 | ±1°C ~ ±3°C | 波动大→温度相关参数（如漏电流）漂移 |
4.4 并行测试数（Multi-site）与UPH优化
并行测试数（Site Count）是指分选机一次同时测试的芯片数量。增加并行测试数是提升UPH（Units Per Hour，每小时测试数）最直接的手段，但也会带来新的挑战。
4.4.1 并行测试数对良率的影响
- 信号串扰（Crosstalk）：多site同时测试时，相邻site的高速信号线之间可能产生电磁耦合，导致测试结果相互干扰。
- 压力分布不均：多site压块需要保证每个site的接触压力一致，机械公差累积可能导致边缘site压力不足。
- 温度梯度：多site同时发热，中心site温度可能高于边缘site，造成温度分布不均。
4.4.2 UPH计算公式
UPH = (3600 / Test_Time) × Site_Count × Efficiency
其中：
- Test_Time：单颗芯片测试时间（秒）
- Site_Count：并行测试数
- Efficiency：分选机效率（含上下料、分拣时间，通常为0.85~0.95）
调优策略： 当从4 site升级到8 site时，如果测试时间不变，UPH理论上翻倍。但实际中需验证信号串扰和压力均匀性。建议先进行site-to-site相关性分析，确保各site的测试结果（如VDDmin、IDDQ）标准差在5%以内，再正式切换。
4.5 温度控制与测试稳定性
FT测试通常在特定温度下进行（如室温25°C、高温85°C、低温-40°C）。温度控制精度直接影响测试结果的重复性。
| 温度类型 | 典型应用 | 控制方式 | 精度要求 |
|---|---|---|---|
| 室温（25°C） | 常规功能测试 | 环境温度+强制对流 | ±2°C |
| 高温（85°C/125°C） | 热载流子注入、漏电流测试 | 加热模块+恒温腔体 | ±1°C |
| 低温（-40°C/-55°C） | 低温启动、时序裕量测试 | 液氮/压缩机制冷 | ±2°C |
实战技巧： 高温测试时，建议在测试程序中加入温度稳定等待时间（Soak Time），通常为5~10秒，确保芯片结温达到设定值后再开始测试。同时，定期使用热电偶校准Socket表面温度，避免因温度传感器偏差导致测试条件漂移。
4.6 本章小结
FT测试的硬件基础是分选机、测试座与ATE的协同工作。关键参数包括：
- 接触电阻：直接影响电压降和信号完整性，建议控制在50 mΩ以下。
- 温度控制：精度需达到±1~2°C，避免温度漂移导致测试结果偏差。
- 并行测试数：提升UPH的同时需验证site间一致性和信号串扰。
- 机械对位与压力：Z轴下压深度和对位精度是保证接触可靠性的基础。