3. 串扰与耦合

各位，今天聊的这个问题，说实话是咱们实战中最容易踩坑的——串扰。

你想想看，一块PCB上密密麻麻全是走线，高速信号在上面跑，线跟线之间不可能完全绝缘。其实它们之间就相当于隔了一个微小的电容和互感。能量就会从这个线串到那个线上去。这就是串扰。

我刚开始做硬件那会，有一次一个DDR3的板子，调试死活跑不上标称频率。我以为是电源不行，换了三四种LDO，结果还是老样子。最后拿着示波器去看时钟和数据线，才发现在IC底下，一根地址线和一根数据线并行走了一截，那个耦合的能量直接把数据线上的信号给干歪了。哎，从那以后，我再也不敢轻视串扰了。

3.1 串扰的本质

串扰说白了，就是“能量泄漏”。一个线上的信号变化，通过电磁场影响到旁边的线。

它分两种：

• 容性耦合：通过寄生电容。高频信号变化快，dv/dt大，电流就容易通过这个“无形电容”溜到邻居那里。
• 感性耦合：通过互感。电流变化di/dt，会在旁边走线上感应出电压。这个在低阻抗的电源走线上特别明显。

我个人习惯用一个简单的模型来理解。

一条线是攻击线，一条是受害线。攻击线上跳变的时候，受害线的近端和远端都会感受到一个脉冲。近端脉冲持续时间长，远端脉冲比较窄但可能很高。

3.2 近端串扰与远端串扰

这里有个重要的概念区分。你测量的时候，探头放在哪，看到的波形完全不同。

类型	位置	特点	我的经验
近端串扰 (NEXT)	驱动端附近	脉冲宽度等于传输线延迟的两倍，幅度相对稳定	在接收端有时看不出来，但在驱动端其实已经耦合上了
远端串扰 (FEXT)	接收端附近	脉冲窄，但幅度可能很大，跟线长和耦合长度正相关	这个最危险！经常在你要采数据的那个时间点，给你来个尖刺

你想想看，为什么远端串扰那么烦人？因为信号跑到接收端的时候，正是要被采样的时刻。那个远端串扰脉冲，恰好就落在那个时间窗口上。轻则信号毛刺，重则误码。

我曾经有个案子，一个SerDes链路，眼图在Template边上擦着过。排查了两天。后来用TDR跑了一下，发现在FPC连接器那里，收发差分对间距只有两倍线宽，远端串扰活生生把眼高给压下去了一百多毫伏。

3.3 影响串扰的因素

知道了问题在哪，那什么会影响它呢？几个核心变量：

• 间距：这个最好理解。间距越大，耦合越弱。我一般推荐间距做到3倍线宽以上。5倍就更好了。
• 耦合长度：两条线并行走得越长，串扰累加越多。尤其是在GHz级别信号上，一两厘米的区别都很明显。
• 介质层高度：这个容易被忽略。走线到参考平面的距离越大，电场发散得越宽，串扰越严重。
• 信号边沿速率：我刚说过了，这几乎是决定性的因素。能慢就不要快，别把芯片的驱动能力开到最大。

3.4 故障注入实战：可控串扰

那咱们做故障注入，怎么复现串扰问题？

你不可能真去改PCB layout，那是改动设计。故障注入要在原板子上制造串扰。

1. 临近走线引入高频干扰：找一根靠近受害走线的测试点或者过孔，用信号发生器灌一个干扰信号。我常用的是方波，频率调到跟系统时钟接近。
2. 修改负载条件：在受害线末端加一个不匹配的负载，让反射回来，等于二次耦合。
3. 共模电流耦合法：用一个小铁氧体磁环套在攻击线上，然后给线缆注入一个共模电流。在实验室里这招非常好使，能模拟出线束间的强耦合。

这里我展示一个简单的操作步骤：

# 假设我们有一根时钟线（攻击）和一根数据线（受害）
# 步骤1：找到两根线在PCB上最靠近的区域
# 步骤2：用探针或者一个1pF的电容探针，把时钟信号直接耦合到数据线上
# 步骤3：观察数据线上的波形，看有没有叠加的噪声
# 步骤4：增加时钟线翻转次数（比如写个循环），看误码率变化

3.5 知识结构图

我把这章的核心逻辑画成了图。你看着图，就能把串扰从头到尾理清楚。

3.6 实战中的避坑指南

好了，这一章的核心是：你要学会用探针去“听”那些看不见的耦合，然后在故障注入中去复现它。这比纸上谈兵或者只看仿真结果要真实得多。